Hybrid Bonding走向量产，芯片越“立体”，PCB为什么也会变难？

9月17日至19日，2026半导体生态发展大会暨上海院士专家创新大会在上海举行。会上，拓荆科技透露Hybrid Bonding相关设备已进入大规模量产，公司今年完成46亿元定增，并计划推进三维IC装备中心建设；与此同时，天基计算、RISC-V以及智能体FPGA等技术路线也成为大会讨论重点。

这些技术看起来分属不同赛道，却指向同一个变化：芯片正在变得更复杂，应用场景也越来越分化。

对于PCB行业来说，真正值得关注的不是Hybrid Bonding会不会“取代”PCB，而是当芯片内部互连越来越密、数据交换越来越快之后，压力会继续向封装基板和板级互连传递。

芯片开始向上“堆”，是因为继续缩小越来越难

过去提升芯片性能，一个重要办法是把晶体管继续做小。但当先进制程不断向前推进，成本和制造难度也随之提高。

于是另一条路线的重要性不断上升：不只在平面上做文章，而是把不同芯片进行2.5D或3D集成。

Hybrid Bonding就是其中的重要技术。它可以让上下层芯片通过更高密度的互连直接连接，缩短芯片之间的数据传输距离。大会披露的信息显示，这类技术正在从设备验证逐步进入规模化应用阶段。

需要注意的是，Hybrid Bonding本身属于晶圆和先进封装环节，并不意味着PCB也要做到相同的微米级工艺。

但芯片内部连接变密之后，芯片向外输出的数据并不会消失。

芯片里面走得更快，芯片外面的连接同样不能成为瓶颈。

这才是先进封装与PCB真正发生联系的地方。

芯片I/O越来越密，压力会一级级传到PCB

一颗高性能芯片最终需要通过封装基板、连接器和PCB与内存、电源以及其他芯片交换数据。

当芯片带宽继续提高，板级设计首先面对的就是更多高速信号。

过去一块板能够容纳的线路和接口有限，现在则需要在相近面积里完成更复杂的互连。结果往往是PCB层数增加、线路更加密集，局部区域需要采用HDI、激光微孔等方式腾出布线空间。

真正困难的不是简单“多打几个孔”。

微孔尺寸缩小、层间连接增加之后，激光钻孔、层间对准、电镀填孔、压合以及线路加工都会影响最终可靠性。与此同时，高速信号还需要控制阻抗、插损和串扰。

这也是先进封装继续发展的一个外溢效应：芯片集成度提高，并没有让PCB变简单，而是把系统互连的问题推向更高密度。

天基计算把另一道难题带给PCB：环境变得更苛刻

大会释放的另一个信号来自天基计算。

随着卫星产生的数据量增加，“天上采集、地面计算”的模式面临传输带宽和时延压力，部分数据需要直接在轨完成处理。大会讨论中也提到，天基计算需要同时面对抗辐射、低功耗、高带宽、低延迟以及散热等约束。

这类场景对PCB提出的是另一种要求。

地面服务器更关心高速、高密度和散热，空间电子设备还要进一步考虑温度循环、振动以及长期运行可靠性等环境因素。高频高速PCB、高多层板以及高可靠装联因此需要围绕具体应用重新验证。

同样是“算力”，放到不同场景里，PCB的技术重点并不相同。

RISC-V扩大的是芯片选择，也可能带来更多板卡验证

相比先进封装改变“芯片怎么做”，RISC-V影响的更多是“芯片可以怎么设计”。

大会上，多家企业讨论了RISC-V在AI计算等场景中的应用，复旦微电则披露其智能体驱动的FPGA开发平台计划于9月底开放试用。

当芯片架构和应用方案更加多样，PCB行业面对的一个直接变化，是板卡验证需求也会更加分散。

不同处理器、FPGA、存储和接口组合，需要重新完成原理图、PCB Layout、打样、SMT以及整机验证。对于研发阶段而言，需求往往不是一次生产很多，而是快速完成少量样板，再根据测试结果持续修改。

这类项目更考验PCB制造端对高多层、HDI、高速阻抗以及小批量工程验证的综合承接能力。聚多邦目前可提供1—40层PCB、1—5阶HDI，并覆盖高速差分阻抗控制以及PCB+SMT/PCBA等制造环节，可用于不同芯片方案从板级打样到装联验证的需求。

半导体越往前走，PCB越不能只看“线路板”

三维封装、RISC-V和天基计算并不是同一条技术路线，却共同说明了一件事：半导体创新正在从单纯追求制程微缩，扩展到封装、架构和应用场景多个方向。

PCB的位置也因此发生变化。

它仍然负责连接，但需要连接的芯片带宽更高、功率更大、接口更密，运行环境也更加复杂。相应的制造价值会更多向高多层、HDI、高速信号、精细互连以及高可靠制造等环节集中。

所以，先进封装时代真正值得PCB行业关注的，不是PCB与芯片的边界会不会消失，而是芯片集成度每提高一步，系统级互连能不能跟上。

Hybrid Bonding解决的是芯片之间如何靠得更近，而PCB接下来要解决的，是这些越来越强的芯片，如何在一块板上稳定地连接起来。