从硅中介层到高端 PCB：AI 时代的 "填孔" 工艺竞赛

格芯与台积电达成为期 5 年、总额 20 亿美元 AI 封装制造协议，将在纽约 Malta 工厂为台积电 CoWoS 先进封装生态生产硅中介层，预计 2028 年上半年启动量产，这也是美国本土首批实现量产的硅中介层先进封装供应链。协议范围还包含嵌入式深沟槽电容组件，可支撑多代产品迭代；同一时期，台积电高雄先进封装园区也启动建设。这一笔大额订单，表面是半导体先进封装的产能布局，深层则把电镀填孔、高密度互连这类核心工艺推到台前，与高端 PCB 产业形成技术交汇。

硅中介层与 PCB，看似两个赛道却共享底层工艺逻辑

很多人会把硅中介层简单归为半导体范畴，和 PCB 完全割裂。硅中介层作用是搭建 AI 芯片与 HBM 高带宽内存之间的互连通道，依靠 TSV 硅通孔、深沟槽刻蚀、电镀填铜实现高密度信号传输。而高端 PCB、IC 载板同样要解决微小孔道的金属填充，保证信号稳定导通。二者工艺原理相通，只是基材不同，一个是硅基，一个是树脂基板。

AI 算力芯片的带宽需求持续拉高，互连密度不断升级。先进封装基板、测试板对孔的深径比、填充均匀度的要求持续上探，原本只在半导体领域强调的指标，正逐步传导到高端 PCB 生产端。普通 PCB 填孔只需要满足基础导通，而面向 AI 场景的基板，微小孔洞内铜层均匀性偏差，就会造成信号损耗异常，影响整套算力模块运行。

VCP 电镀填孔，是高端互连产品的共性门槛

无论是硅中介层配套的载板，还是 AI 服务器里的高多层 PCB，电镀填孔都是绕不开的制造环节。VCP 垂直连续电镀工艺，核心就是在高深径比微孔内部，实现均匀铜填充，减少空洞、凹陷缺陷。 常规 PCB 钻孔后电镀，孔深较浅，工艺管控难度偏低。AI 相关的高多层板、IC 载板，板厚更大、孔径更小，深径比显著提升。孔内部电流分布不均，很容易出现孔壁铜层厚薄不一、孔中心填充不足的问题。在高频高速信号下，这类微小缺陷会放大信号衰减、阻抗波动。 聚多邦在 VCP 电镀填孔、高多层 PCB 制造方面积累工艺能力，可应对高深径比通孔的均匀填充需求。这套电镀与填孔工艺储备，除服务当前高速 PCB 订单外，也为后续向先进封装基板领域延伸打下工艺基础。

高多层与精密阻抗：先进封装配套板的双重考验

先进封装配套的测试板常做到 30 层以上高多层结构。层数越多，多次压合带来的层偏风险越高，每层线路对位精度要求随之提升。一旦层间出现偏移，差分对线路被破坏，阻抗就会偏离设计值。 AI 芯片和 HBM 之间信号速率高，必须严格控制差分阻抗。阻抗波动超标，会带来信号反射、数据传输出错。高多层板的压合、钻孔、线路蚀刻每一步都会影响最终阻抗结果。这不再是单一工序优化，而是整套生产参数的协同管控。

赛道边界正在模糊，工艺能力决定长期竞争力

AI 算力的发展，正在慢慢模糊半导体先进封装基板与高端 PCB 之间的产业边界。过去 PCB 企业只需要专注电路板制造，客户也把 PCB、载板、硅中介层作为完全独立的零部件采购。 现在情况发生变化，芯片互连密度提升，IC 载板、高速 PCB 的工艺指标持续向半导体靠拢。单纯做普通多层板的厂商很难切入 AI 算力供应链，价值会向掌握 VCP 电镀填孔、高多层压合、精密阻抗控制能力的企业集中。 后续需要持续跟踪海外先进封装产能落地节奏，以及国内 IC 载板的国产化推进进度。PCB 厂商下一阶段比拼的，不再只是线路加工能力，而是微孔电镀、多层压合等精密互连工艺的持续迭代能力，能否跟上 AI 芯片互连密度升级的节奏，将决定企业能否抓住先进封装配套带来的增量机会。