光模块冲向3.2T，PCB上的高速电信号为什么反而要“少跑一点”？

2026年9月，在ECOC 2026上，Marvell公布2nm 400G/lane PAM4 DSP、2nm 800G ZR/ZR+ DSP，并展示面向102.4Tbps交换系统的CPO平台；MACOM也展示面向3.2T光模块的芯片组。光通信正在从1.6T继续向3.2T推进，单通道速率也开始向400G演进。

对PCB行业来说，真正值得关注的不是“2nm”三个字。

2nm说的是芯片制造工艺，并不代表PCB上的信号频率会按相同比例提高。真正给PCB增加压力的，是单通道速率提高、交换容量扩大之后，留给板级电互连的损耗空间越来越小。

从1.6T到3.2T，不只是多传一倍数据

理解3.2T，可以先从光模块内部看。

过去要实现更大的总带宽，可以增加更多通道；但服务器和交换机面板空间有限，模块数量、功耗和散热都受到约束。

因此，行业正在提高单通道传输能力。

当单通道从200G继续向400G演进，同样数量的通道可以承担更高总带宽，但代价是高速电信号对损耗、反射和串扰更加敏感。

这时候，PCB上的材料、线路和过孔都开始成为链路的一部分。

速度越高，PCB留给制造偏差的空间越小。

高频高速PCB真正难的，是把损耗一点点压下来

高速信号在PCB铜线路中传输，并不是没有代价。

材料的介电常数和介质损耗、铜箔表面粗糙度、线路长度、过孔结构，都会影响信号质量。

到了更高速率，原来可以接受的一段线路损耗，可能就需要重新评估。

因此，高速交换机和光模块相关板卡会更加关注低损耗材料、差分阻抗以及过孔结构。部分高速链路还可能通过背钻减少Stub带来的影响。

这也是为什么光通信升级并不只是光芯片厂商的事情。

信号从交换芯片出来，到进入光模块或者光引擎之前，仍然存在一段电连接。只要这段连接还在PCB上，高速板的材料和制造一致性就仍然重要。

102.4T交换容量，把压力继续推向高多层

另一边，交换芯片本身也在变大。

102.4Tbps级交换系统需要处理数量庞大的高速I/O，同时还要连接电源、控制和其他功能电路。

线路数量增加，但设备内部空间并不会同步扩大。

于是PCB需要在有限面积内安排更多高速通道和电源网络，高多层和高密度互连的重要性随之增加。

但高多层真正困难的不是“层数多”。

层数增加以后，压合过程中的层间对准、介质厚度、板厚以及线路一致性都更加难控制；高速过孔还需要结合具体链路评估Stub和阻抗变化。

一块板上可能存在大量高速差分通道，其中少量制造偏差累积起来，就可能影响整体链路裕量。

CPO出现，其实是在想办法让高速电信号少跑一点

ECOC 2026还有一个值得PCB行业关注的方向：CPO。

传统可插拔光模块需要通过PCB与交换ASIC连接。速率不断提高之后，这段板级高速电连接越来越难处理。

CPO采用的思路，是把光引擎放到交换芯片附近，让高速电信号尽可能缩短，再利用光纤完成更长距离传输。

所以CPO并不是“PCB不需要了”。

它更像是在重新分配PCB的任务：长距离高速传输更多交给光，PCB则负责更短但要求更高的电连接，以及供电、控制和系统互连。

对于PCB制造来说，这会继续考验低损耗材料、高多层结构、过孔控制和阻抗一致性。

聚多邦目前可覆盖1—40层PCB、1—5阶HDI，支持M6/M7、Rogers、PTFE等材料，以及背钻和高速差分阻抗控制。面对高速交换、光通信等板卡，更实际的切入点，是根据具体速率和链路结构，对材料、叠层、阻抗和过孔方案进行工程评估，而不是简单用“高频板”三个字概括制造要求。

从1.6T走向3.2T，表面上是光模块带宽继续翻倍，真正发生变化的却是整个高速链路的容错空间正在缩小。

下一阶段，PCB行业需要关注的也不只是3.2T模块会增加多少块板。

更值得关注的是：当单通道继续向400G推进，哪些高速电连接还留在PCB上，哪些开始被光互连替代，以及留下来的那部分电连接，需要做到多低的损耗和多稳定的一致性。

光通信速度越快，行业越希望电信号在PCB上少跑一点。

但也正因为跑得更短，剩下的每一段高速线路，都变得更加重要。