CPO把光引擎搬到芯片旁边，PCB为什么没有因此变简单？

2026年9月21日，产业链传出英特尔正与友达光电洽谈Micro LED基板先进封装合作，探索CPO（共封装光学）及高密度算力芯片整合方案。英特尔目前未对相关消息发表评论，友达则表示已在先进封装和玻璃基板领域与合作伙伴共同开发，但没有披露具体对象。此前，友达已公开展示系统级Micro LED CPO光学模块。

同一时期，高通与亚马逊也宣布将在AI数据中心领域开发最高1.6T及后续光连接方案。

当数据中心互连开始从800G、1.6T继续向更高速率推进，一个问题开始摆到PCB产业面前：光越来越靠近芯片之后，传统PCB会被削弱，还是反而面对更复杂的制造要求？

CPO要解决的，是高速电信号“跑不远”

传统可插拔光模块与交换芯片之间，需要通过PCB上的高速电通道连接。

速率不高时，这段距离相对容易处理。但交换容量和单通道速率持续提高后，高速电信号在PCB线路、过孔和连接器中都会产生损耗。

线路越长，信号完整性和功耗问题越突出。

CPO采用另一种思路：把光引擎放到交换ASIC等芯片附近，尽量缩短高速电信号需要在PCB上行走的距离，再通过光纤完成更长距离的数据传输。

因此，CPO并不是简单地“用光替代PCB”。

它首先替代的，是一部分原本需要在板级长距离传输的高速电互连。

光走得更多，不代表PCB可以做得更简单

这是CPO与PCB关系中最容易被误解的地方。

光引擎靠近计算或交换芯片之后，PCB依然需要承担供电、控制以及板级电连接等任务。与此同时，ASIC到光引擎之间留下来的高速电连接虽然更短，对信号质量的要求却可能更高。

因此，PCB仍然需要面对低损耗材料、差分阻抗、过孔结构和电源完整性等问题。

尤其在高速交换设备中，大量信号、电源和控制线路集中在有限空间里，可能进一步增加高多层和高密度互连的设计压力。

CPO减少的是高速电信号需要“跑多远”，不是让高速电信号变得不重要。

对于PCB制造端，材料Dk/Df、线路尺寸、介质厚度、过孔Stub以及阻抗一致性依然需要控制。

真正的光电异构集成，更多发生在封装层

这里还需要区分PCB和先进封装。

CPO的核心光电集成，主要发生在ASIC、光引擎、硅光器件、封装基板及相关先进封装结构之间，而不是直接把普通PCB变成一块“光电芯片”。

友达目前展示的Micro LED光通信方案，就涉及巨量转移、RDL重布线层封装、光学耦合，并整合Micro LED发射光源、Micro PD接收组件和光纤方案。

这已经进入先进封装和光电子集成范畴，与传统PCB制造存在明显技术边界。

所以对于PCB行业，更准确的判断不是“PCB升级成光电异构集成平台”，而是：先进封装负责把光和芯片拉得更近，PCB则需要适应这种新的封装和系统架构。

两者正在靠近，但并没有变成同一种制造工艺。

封装越先进，板级互连越需要重新匹配

芯片封装发生变化之后，下一级PCB并不会保持不变。

更高I/O密度、更大的封装尺寸、更高功率，以及高速接口位置变化，都可能重新影响PCB的叠层、线路、过孔和供电设计。

到了制造端，高多层PCB需要处理多次压合后的层间对准和板厚控制；高速线路需要关注阻抗和损耗；部分高速过孔可能采用背钻减少Stub；高密度区域则可能进一步增加HDI结构的应用需求。

这也是CPO真正值得PCB企业关注的地方。

它并不是给普通PCB增加一条“光线路”，而是上游芯片和封装架构变化之后，重新定义板级高速互连需要完成什么任务。

聚多邦目前可覆盖1—40层PCB、1—5阶HDI，支持M6/M7、Rogers、PTFE等材料，以及背钻和高速差分阻抗控制，并可衔接SMT及PCBA制造。对于高速交换、光通信及相关研发板卡，更现实的切入点仍然是围绕材料、叠层、阻抗和过孔结构进行工程评估，而不是将现有PCB能力直接等同于CPO先进封装能力。

CPO目前仍处于多种技术路线持续验证和产业化推进阶段。2026年OFC上，Coherent已经展示硅光、VCSEL和InP等多种CPO方案，也说明产业尚未收敛到单一路线。

但一个方向已经越来越清楚：

AI算力继续提高之后，单纯依靠电信号在PCB上跑更远，代价正在变高。

光会越来越靠近芯片，但PCB并不会因此退出高速互连。

相反，当先进封装负责解决“芯片旁边怎么把电变成光”，PCB要解决的问题会更加集中——怎样用更短、更稳定的高速电连接，把芯片、光引擎、供电和整套系统真正连接起来。