从可插拔到共封装：CPO量产正在重构高端PCB制造体系

2026年8月初，据雪球、新浪财经及讯石光通讯等信息，英伟达资深副总裁Gilad Shainer宣布CPO（Co-Packaged Optics，共封装光学）进入规模化量产阶段，Spectrum-X CPO交换机开始向CoreWeave、Lambda、甲骨文云等客户交付，博通51.2T Bailly CPO交换机亦进入小批量出货阶段。CPO通过将光引擎与交换芯片进行更紧密的封装集成，将传统可插拔光模块架构中较长的高速电信号传输路径压缩至更短距离，以降低高速互连的功耗与损耗。随着AI集群继续向更高带宽密度演进，光互连开始从数据中心网络边缘进一步向交换芯片和计算系统内部靠近。

技术演进趋势：为什么高速互连必须从“电”转向“光”

传统数据中心采用可插拔光模块时，交换芯片产生的高速电信号需要经过PCB走线、连接器等环节，再到达前面板光模块。随着交换容量从25.6T、51.2T继续向102.4T演进，SerDes速率不断提高，这段原本只有几十厘米的电连接开始成为系统功耗和信号完整性的关键约束。

CPO的核心逻辑，就是让光引擎尽可能靠近交换ASIC，把高速电信号传输距离压缩，再通过光纤承担更长距离的数据传输。由此减少的并不只是传输损耗，还包括高速SerDes驱动所需要的系统功耗。这也是为什么CPO首先出现在AI数据中心：GPU集群规模越大，东西向数据交换越密集，网络功耗和带宽密度对整套算力系统效率的影响就越明显。

因此，从800G、1.6T光模块到CPO，并不是两条独立技术路线，而是同一个趋势的不同阶段——高速电互连正在不断缩短，而光互连持续向芯片靠近。

产业边界外延：PCB正在进入“光、电、热”协同设计

CPO并不会削弱PCB的重要性，反而改变了PCB承担的功能。当交换ASIC、光引擎、电源以及高速接口集中在更有限空间内，PCB需要同时解决信号完整性、电源完整性和热管理问题，其角色由传统连接平台进一步向系统级互连平台升级。

首先是材料。高速链路对介质损耗更加敏感，M8、M9等超低损耗材料以及更低粗糙度铜箔的重要性持续提升；其次是结构，高密度互连会推动HDI、Any-layer、激光微孔以及mSAP 0.075mm及以下精细线路应用。对于高速差分链路而言，±5%级阻抗控制、层间对位以及过孔残桩管理都会直接影响信号质量。

与此同时，热问题变得更加突出。光引擎与高功耗交换芯片高度集中后，局部热流密度上升，厚铜高功率设计、散热结构以及板材热膨胀系数匹配的重要性同步提高。FPC和刚挠结合板则可能承担部分狭小空间内部连接。高端PCB由此从单纯追求“更多层、更细线”，进入电、光、热协同优化阶段。

制造体系重塑：高层数只是门槛，稳定性才是难点

AI服务器和高速交换设备已经推动PCB向16—78层高多层结构演进，但CPO进一步放大了制造过程中的微小偏差。层数增加之后，板厚、翘曲、层间对位以及钻孔精度相互影响；HDI结构继续复杂化后，微盲孔填充质量和镀铜均匀性又直接关系到长期可靠性。

这意味着VCP电镀、激光钻孔、精密曝光、mSAP以及高精度检测需要形成完整工艺链。尤其对于高密度微孔结构而言，真正困难的并不是单次完成填孔，而是在大尺寸、多层结构中持续保持孔铜、镀层和线路的一致性。

进一步看，CPO实际上正在拉近PCB与先进封装之间的制造距离。当线路精度、材料性能和互连密度持续提高，PCB厂面对的竞争标准也开始具有“半导体化”特征：设备精度只是基础，工艺窗口、良率和过程控制才决定有效产能。

高端制造能力跃迁：机会首先出现在研发验证链

对于聚多邦而言，CPO核心交换基板属于技术和认证门槛极高的市场，更现实的切入方向，是围绕高速光通信产业扩张产生的测试板、验证板、转接板、电源板及相关配套PCB需求。CPO架构仍在快速迭代阶段，研发验证通常具有多版本、小批量和交期敏感等特征，这恰恰放大了工程响应和快速制造的价值。

在制造端，高多层HDI、刚挠结合、mSAP 0.075mm级精细线路工艺储备以及±5%差分阻抗控制，可以覆盖部分高速验证板卡需求；VCP电镀、高深径比加工及板翘曲控制经验，则对应复杂多层结构的可靠制造要求。进一步通过PCB+SMT+PCBA一站式交付，将SMT高密度贴装以及IQC、SPI、AOI、X-Ray检测纳入同一交付体系，可以缩短高速硬件从设计到功能验证的工程链路。

从产业视角看，CPO规模化最大的意义并不只是出现了一种新的交换机，而是AI基础设施的互连架构正在发生改变。过去PCB主要承担芯片之间的电连接，未来随着光引擎不断向交换芯片乃至计算芯片靠近，PCB、IC载板、光引擎和先进封装之间的边界将继续模糊。

从可插拔光模块到CPO，改变的是光模块的位置；更深层的变化，则是高速互连正在从“板级连接”走向“光、电、封装协同”。这也意味着，高端PCB下一轮竞争将不再只是层数与线宽，而是整个制造体系能否跟上AI算力架构的变化。