在 AI 服务器、800G 光模块等高端硬件中，PCB 板材的介电常数（Dk）和损耗因子（Df）是决定信号传输速率与稳定性的核心参数。Dk 影响信号传播速度与阻抗，而 Df 直接决定信号在传输中的能量损耗。选择低 Dk、低 Df 的高频高速材料，是确保高速信号完整性的技术基石。

Dk（介电常数）：信号的 “高速公路” 宽度

Dk 值可以理解为信号在介质中传播的 “阻力”。Dk 值越低，信号传播速度越快，延迟越小。在 112G SerDes 或 PCIe 5.0/6.0 等高速接口中，低 Dk 材料能确保信号以更快的速度、更清晰的波形到达目的地。例如，AI 服务器 GPU 间的互联需要极低延迟，使用 Dk 值稳定在 3.0-3.5 的 M6/M7 级材料或 Rogers 系列材料，成为行业标准选择，这远优于普通 FR4 材料（Dk 约 4.2-4.5）。

Df（损耗因子）：信号的 “油耗” 指标

Df 值衡量信号传输过程中的能量损耗，如同汽车油耗。Df 值越低，信号在传输中的衰减越小，传输距离越远。对于 56Gbps、112Gbps 乃至更高速率的光模块和交换机背板，必须采用超低 Df 材料（如 Df<0.002）。普通 FR4 的 Df 值通常在 0.02 左右，其高频损耗巨大，根本无法满足 800G 光模块对信号纯净度的严苛要求。

参数稳定性的实战意义

在实际的 PCB 加工和 SMT 贴片过程中，Dk/Df 的稳定性与温度、频率的关联至关重要。优秀的高频板材（如松下 M6、罗杰斯 RO4350B）能在宽温域和不同频率下保持参数稳定。这对于在高温下全速运行的 GPU 服务器、新能源汽车的域控制器以及工业控制设备来说，意味着长期可靠的性能保障，避免了因材料参数漂移导致的系统误码或失效。

技术解析：从参数到 PCB 制造

在 PCB 打样和批量生产时，Dk/Df 参数直接指导一系列关键工艺：

阻抗控制：精确的 Dk 值是计算并控制特性阻抗（如 50Ω/100Ω）的前提。线宽、线距、介质层厚度都需基于此进行精密设计。

层叠设计：在高多层 PCB（如 20 层以上的 AI 服务器主板）中，通过混合使用不同 Dk 值的材料（如芯板与半固化片搭配），可以优化信号层与电源层的性能。

材料选择：高速背板、CPO（共封装光学）载板常用超低损耗材料（Df 可低至 0.001）。而汽车雷达板则更关注毫米波频段的 Dk 稳定性。

普通 PCB 与高频高速 PCB 对比

为了更直观地理解，我们可以从几个维度进行对比：

核心材料：普通 PCB 主要使用 FR4 环氧树脂。高频高速 PCB 则采用改性环氧树脂（如 M6/M7）、碳氢化合物或聚四氟乙烯（如 Rogers 系列）。

Dk/Df 性能：FR4 的 Dk 约 4.2-4.5，Df 约 0.02。高频材料 Dk 可低至 3.0-3.5，Df 可低至 0.001-0.005，性能优势明显。

传输速率：普通 PCB 适用于低速数字信号和普通模拟电路。高频高速 PCB 专为 10Gbps 以上高速差分信号、射频微波电路设计。

成本与加工：FR4 成本低，加工工艺成熟。高频材料成本高，对钻孔、表面处理等 PCB 加工工艺要求更严格。

典型应用：普通 PCB 用于消费电子、普通工控。高频高速 PCB 则是 AI 服务器、GPU 卡、光模块、5G 基站、汽车 ADAS 雷达的核心。

未来趋势：驱动更极致的参数需求

未来技术发展将持续压低对 Dk/Df 的要求：

AI 与数据中心：1.6T 光模块、CPO 技术及液冷服务器，需要能在更高频率（如 112GHz 以上）下保持超低损耗的 PCB 材料。

新能源汽车与自动驾驶：车载传感器融合和域控制器数据带宽激增，推动车载 PCB 向高频高速、高可靠性发展。

人形机器人与算力集群：实时运动控制与高速内部通信，将对机器人主控 PCB 的信号完整性提出类服务器级别的高要求。

这些趋势共同指向对更高性能、更高层数、更低损耗 PCB 的持续需求，推动着高频高速材料技术的不断进步。

FAQ

Q：在 PCB 打样时，如何选择 Dk 值？

A：主要根据信号速率和阻抗要求。数字信号一般参考芯片手册推荐；射频电路需根据中心频率计算。通常速率越高，所需 Dk 值越低且要求越稳定。

Q：为什么 AI 服务器 PCB 普遍使用 M6/M7 材料，而不是更便宜的 FR4？

A：因为 AI 服务器内部数据交换速率极高（如 PCIe 5.0）。FR4 的 Df 值过大，会导致信号在传输中严重衰减和失真，无法保证计算精度和稳定性，M6/M7 等低损耗材料是性能刚需。

Q：Df 值对光模块性能的影响具体体现在哪里？

A：直接影响光模块的传输距离和误码率。Df 值过高，电信号在 PCB 通道中损耗过大，导致驱动激光器的信号质量下降，从而限制模块的传输能力，难以达到 800G 甚至 1.6T 的设计指标。