2026年10月19日，蓝芯算力在RISC-V中国峰会上发布“智通融合超节点”，将基于RISC-V的AI计算能力从芯片、服务器延伸至集群化基础设施。据介绍，相关方案已进入小批量部署测试阶段。对PCB行业而言，值得关注的是：多个计算单元协同之后，板级连接如何兼顾性能与稳定交付？
芯片集成度提高，板级连接仍要看系统架构
LX500集成48个RISC-V核心及AI计算引擎，采用统一内存架构。但芯片内部集成，不代表节点之间的数据交换也随之减少。任务如何分配、内存如何访问、节点如何连接，仍会影响整套系统的效率。
这些变化可能涉及计算主板、接口板及交换设备板卡，但不能仅凭“超节点”就认定必须采用背板，或达到某种互连速率。PCB需求应从实际接口、连接距离和设备结构判断，RISC-V指令集本身并不决定板材与层数。
高多层提供布线空间，HDI解决局部扇出
当处理器、存储器和接口集中在有限板面上，线路需要在器件之间寻找通道。高多层结构可以增加布线空间，并为电源和信号回流提供安排余地。
若芯片封装间距较小，HDI微盲孔则可能帮助引脚扇出，减少部分通孔占用。但“16层以上”不能作为统一门槛，是否采用HDI，也要看封装、布线密度与电气要求。
结构越复杂，制造约束越具体。层间对位偏差会压缩连接余量；采用微孔后，激光钻孔、孔底清洁和电镀填孔也需要匹配。增加层数解决了部分空间问题，却会增加压合与加工控制的投入。
材料损耗要控制，过孔也不能成为短板
高速信号从芯片出发，要经过线路、过孔和连接器。接收端能否识别信号，取决于整条通道，不能只看某一种低损耗材料。
材料选型需要结合线路长度、铜箔及实际结构；过孔若存在未参与传输的残桩，还需评估是否背钻。制造端则要对应控制介质厚度、实际线宽、钻孔位置和背钻深度。
阻抗测试能检查部分电气特征，却不能替代整机通信验证。目标值、公差、测试结构与验收方法，都应在投产前明确，避免样板合格后，批量产品仍出现性能波动。
小批量部署之后，更考验版本与良率
部署测试通常伴随接口、器件及叠层调整。如果材料替换或生产版本变化没有同步记录，通信异常出现后，就难以判断问题来自设计、裸板还是装配。
因此，板厂需要将材料牌号、叠层、关键工序与测试结果关联起来。进入SMT环节，还要关注板翘、BGA焊接和散热界面，避免裸板指标达标，装配后却难以稳定运行。
聚多邦可依托已有的高多层、HDI及DFM评审基础，在项目前期参与材料、叠层和加工方案协同；具体批量方案仍需按接口与客户验收要求验证。
蓝芯算力超节点提供了新的研发配套窗口，实际订单仍取决于部署规模与产品定型。下一阶段，PCB价值可能向复杂互连和验证投入集中，但更高单板价值也伴随返工与报废风险。能否把样板表现持续复制到批量产品，将决定供应商能留下多少制造收益。
24H服务热线:
粤公网安备 44030002011549号
