HBM 混合键合竞赛：大尺寸 PCB 翘曲控制为何是制造良率的命门？

2026 年 10 月 10 日，据 36 氪、半导体行业观察报道，在下一代 HBM 混合键合技术的竞争中，SK 海力士遭遇技术难题，三星已经向客户交付搭载该技术的样品。三星 HCB 混合铜键合技术面向 16 层以上 HBM 方案，依靠铜与铜直接互连，减少微凸块，提升互连密度，降低信号损耗，热阻下降 20% 以上；CMP 化学机械抛光是核心工序，需要纳米级平坦度管控，应用材料与 Besi 也在深化合作完善整套工艺链。这场存储芯片先进封装竞赛，看似属于半导体领域，但其技术约束正在向上传导，IC 载板、封装测试 PCB 的制造门槛被持续拉高，翘曲控制成为决定良率的关键一环。

16 层 HBM 堆叠，给基板带来尺寸与稳定性双重压力

传统 HBM 依靠大量微凸块实现芯片互联，混合键合取消大量微凸块，芯片堆叠层数可以做到 16 层以上，I/O 数量同步大增。更多引脚意味着 IC 载板面积更大、布线密度更高，配套的封装测试板也随之走向大尺寸、高层数。

大尺寸高多层板在生产过程中，不同材料热膨胀系数不一样。经过多次高温压合，板材内部积累热应力与机械应力，冷却后就会发生翘曲。 基板一旦发生翘曲，BGA 焊点就会受力不均，出现虚焊、开路。在高端封装场景，翘曲问题不是小瑕疵，而是直接决定产品能否合格交付。行业数据显示，翘曲超标是 BGA 虚焊的首要诱因，传统工艺下虚焊率可达 3.8%。

翘曲控制不是单一工序优化，而是全流程系统工程

很多人误以为翘曲只靠压合工序调整参数就能解决。实际上它贯穿材料选型、叠层设计、压合、冷却等多个环节。 叠层不对称设计会加剧应力失衡；基材、铜箔的搭配不当，会放大冷热循环下的形变；压合升温速率、保压时长、冷却曲线，都会影响板材内部应力释放。想要把 BGA 虚焊率从 3.8% 降至 0.3%，需要一套系统性方案。 聚多邦在高多层 PCB 生产中，从板材选型、对称叠层设计入手，配合压合工艺优化，控制板材形变。这套翘曲管控思路，除了服务服务器高速 PCB，也可以迁移到封装测试板这类对平整度要求严苛的产品，降低 BGA 焊接失效风险。

极细线宽线距与精密阻抗，同步拉高基板制造门槛

HBM 高速信号传输，要求 IC 载板具备极细线宽线距，线路偏差会直接影响信号完整性。差分线路需要稳定的阻抗控制，阻抗波动会带来信号反射，影响高速数据读写。 高多层结构带来更多层间对位挑战。每一次压合都会产生微小偏移，多层累积之后，会造成线路错位，影响互连导通。钻孔、蚀刻环节的精度要求，相比普通服务器 PCB 提升一个等级。 配套的老化测试板同样要求高可靠 PCBA，用来模拟芯片长时间工作状态，提前暴露潜在缺陷。这类测试板批量交付时，同样需要稳定的平整度与阻抗一致性。

高端 PCB 赛道分化：良率管控能力拉开供应商差距

普通 PCB 订单更多关注基础导通和交付周期。而先进封装配套的 IC 载板、测试板，考核重心转移到平整度、尺寸稳定性、阻抗精度。 普通板材厂商可以生产常规多层板，但很难稳定完成大尺寸高层数板的翘曲管控。市场价值逐步向掌握应力管控、精密线路加工、高速阻抗控制能力的企业倾斜。单纯低价竞争，无法进入 AI 存储先进封装的供应链。

后续行业需要持续跟踪三星、SK 海力士 HBM 混合键合样品验证进度。HBM 堆叠层数不断提升，会持续推高 IC 载板与测试 PCB 的精度指标。PCB 厂商下一阶段比拼的，不只是线路蚀刻能力，更是对板材应力、翘曲形变的全流程管控能力，这也是切入先进封装配套供应链的核心门槛。