生益电子11亿元加码算力板:做到30层,高多层PCB究竟难在哪里?
2026年9月28日,生益电子公告,拟使用募集资金11亿元向全资子公司吉安生益增资,用于实施“智能制造高多层算力电路板项目”。根据项目规划,达产后将形成年产70万平方米高多层电路板的生产能力,产品平均层数约16层、最高可达30层,主要面向服务器、交换机等算力基础设施。
这组数字里,真正值得PCB行业关注的不是“30层”本身,而是平均层数已经达到约16层。
当一家PCB企业以数十万平方米的规划产能布局高多层算力板,说明AI服务器带来的变化已经不只是增加PCB使用量,高层数、高速传输和复杂互连正在越来越多地集中到同一块板上。
为什么AI服务器需要越来越多的PCB层数?
可以把普通PCB理解成一座道路系统。
芯片数量少、连接关系简单时,几层“道路”就能够完成布线。但AI服务器内部集中了CPU、GPU、高速内存、网络芯片以及大量电源和接口,不同器件之间还需要高速交换数据。
道路越来越多,PCB面积却不能无限扩大。
于是,一部分线路只能向内部延伸,通过增加信号层、电源层和参考平面,为更多高速连接提供空间。
高多层PCB由此成为服务器和高端交换设备的重要组成部分。
但层数并不是越多越好。PCB最终采用多少层,需要根据布线密度、信号完整性、电源完整性、成本和板厚等因素共同确定。
所以,30层真正代表的不是一个简单的数字纪录,而是复杂算力硬件正在把PCB推向更高的集成度。
从16层做到30层,难度并不是简单增加一倍
多层PCB并不是把很多张铜箔简单叠起来。
生产过程中,需要先完成内层线路,再经过叠层、压合、钻孔、电镀和外层线路等一系列工序。层数增加以后,每一道工序产生的微小偏差都可能继续向后传递。
其中一个典型问题就是层间对位。
PCB材料经过高温高压后会发生一定程度的尺寸变化。如果不同层的涨缩控制不一致,原本设计在同一位置的焊盘和孔,在实际加工后就可能出现偏差。另一个难点来自钻孔。
高多层板通常具有更复杂的板厚和孔结构。钻孔之后还需要进行孔壁金属化,使不同铜层实现可靠连接。板厚、孔径以及结构越复杂,对钻孔、电镀和孔铜一致性的控制要求也越高。
真正困难的不是把30层压在一起,而是压完、钻完、镀完以后,这30层仍然按照设计关系稳定连接。
这也是高多层PCB制造门槛所在。
800G走向1.6T,高层数之外还要解决高速问题
生益电子此次扩产还有另一个值得关注的背景。
根据公司披露的信息,其800G光模块相关PCB已经实现批量出货,1.6T相关产品进入小批量量产阶段。
当网络设备向更高传输速率发展,PCB面对的问题就不只是线路够不够放。
高速信号经过PCB走线时,线路尺寸、材料特性、介质厚度、铜厚以及过孔结构都会影响传输质量。速率提高以后,损耗和反射问题会更加敏感。
这就要求PCB在设计和制造阶段更加关注叠层结构、高速低损耗材料以及阻抗控制。
于是,高多层和高速两个问题开始叠加。
一方面,需要增加层数解决布线密度;另一方面,又要让大量高速通道在复杂叠层中保持稳定的信号传输。
层数增加解决的是“线路放在哪里”,高速制造解决的是“信号能不能稳定跑过去”。
对于AI服务器和高速交换设备而言,两者往往需要同时解决。
高多层真正考验的,是批量制造的一致性
做出一块30层PCB样板,与稳定生产数十万平方米高多层PCB,是完全不同的问题。
前者证明工艺能够实现,后者则需要材料、压合、钻孔、线路、电镀和检测等环节长期保持稳定。
这也是高多层算力板价值量可能提升的重要原因。产品复杂度提高以后,制造企业提供的不只是更多加工工序,还包括对叠层、材料、孔结构、阻抗和良率的综合控制能力。
聚多邦目前PCB制造覆盖1—40层,可支持HDI 1—5阶、3+N+3及任意层结构,并支持高速高频材料、背钻等工艺;阻抗控制常规为±8%,高速需求可控制至±5%。对于高多层和高速项目,DFM前置评审可以在生产之前检查叠层、线宽线距、孔结构以及阻抗设计等可制造性问题。
并不是所有PCB都需要做到30层。
大量工业控制、通信设备、汽车电子以及其他电子产品,仍然集中在不同层数和不同工艺区间。但高端算力项目正在提供一个清晰的产业信号:PCB的竞争维度正在从“能生产多少”,进一步延伸到“能稳定生产多复杂的产品”。
生益电子规划年产70万平方米高多层算力电路板,与行业近期围绕AI服务器、高阶HDI和高速互连的扩产方向形成呼应。
下一步真正值得PCB产业观察的,不只是30层还能不能继续往上增加,而是AI服务器和高速交换设备的架构变化,会让多少高层数、高速、高密度产品进入规模生产。
如果平均层数继续提高,高多层PCB增加的就不只是铜层,而是压合、对位、钻孔、阻抗和检测等制造难度的同步叠加。真正具有产业价值的,也不是偶尔做出一块复杂板,而是把复杂板稳定地做成批量产品。