从11mK到35量子位：多层PCB正在进入量子计算核心架构

2026年8月24日，Oxford Quantum Circuits团队公布的一项研究显示，其将新型微波Purcell滤波器直接集成进多层PCB，并在35量子位超导处理器上完成低温实验验证。该PCB采用Rogers RT/duroid 5880等低损耗材料，每个嵌入式滤波单元最多可耦合9个读取谐振器，35个谐振器最终复用至6条RF输出线路；电磁仿真显示，PCB滤波结构可显著抑制量子位向读取端口的辐射衰减，实验中器件被冷却至11mK，量子位中位T1达到84μs。研究表明，多层PCB已经不只是量子处理器外围的信号连接载体，而可以直接承担微波滤波与多路复用功能。

技术演进趋势：PCB开始承担量子系统功能

传统超导量子计算系统中，PCB更多承担QPU封装、射频信号传输和接口连接，而Purcell滤波器通常需要占用量子芯片本身的面积。随着量子位数量增加，这种二维扩展方式会逐渐受到芯片面积、布线和封装复杂度限制。OQC此次采用三层PCB结构，将滤波器嵌入中间层，并利用垂直互连实现9对1的频率复用，本质上是在利用PCB的Z轴空间重新组织量子系统。(arXiv)

这一路径与当前先进电子系统的发展方向高度相似。AI服务器通过16—78层高多层PCB增加高速互连密度，智能手机依靠HDI/Any-layer压缩主板面积，光通信进一步采用mSAP及0.075mm以下超细线路，而量子计算则把多层PCB带向微波、低损耗与极低温环境。应用不同，但底层逻辑一致：芯片复杂度提高之后，更多系统功能正在从器件层向PCB及封装结构转移。

制造体系重塑：极低温重新定义PCB可靠性

量子计算对PCB提出的挑战并不只是“耐低温”。此次实验使用的PCB介质层包括RT/duroid 5880，介电常数约2.2、损耗角正切约9×10??，同时采用18μm铜层及沉银表面处理；滤波器中心频率设计在9.8GHz附近，并通过接地层和屏蔽过孔降低相邻滤波单元串扰。(arXiv)

当工作环境下降到11mK，材料介电特性、铜层均匀性、层间对位以及孔结构带来的微小偏差，都可能转化为微波性能变化。因此，量子PCB真正需要的不是单项极限参数，而是材料、叠层、阻抗、加工公差与电磁仿真的协同控制。±5%高速差分阻抗控制、高均匀性电镀和精密层间对位等传统高端PCB能力，在这一领域会获得新的技术含义。

产业边界外延：高端PCB能力正在跨场景复用

更值得关注的是，量子计算并不是孤立的技术路线。AI算力基础设施正在推动高多层、高频高速及厚铜高功率PCB升级；800G/1.6T光通信推动精细线路与低损耗材料发展；智能汽车中央计算平台要求HDI、Any-layer和高速互连；机器人与低空飞行器则进一步增加FPC、刚挠结合板和高可靠PCBA的使用比例。

这些场景共同推动PCB制造从“线路加工”向精密电子制造演进。mSAP 0.075mm及以下超细线路解决高密度问题，厚铜设计承担更高功率，FPC和刚挠结合板解决三维互连，高多层结构承载更复杂的信号网络，而量子计算进一步把材料损耗、微波隔离与极低温稳定性纳入制造体系。其背后实际形成了一条从消费电子、AI算力向半导体设备及前沿计算延伸的技术升级路径。

高端制造能力跃迁：量子PCB的价值首先在技术储备

短期来看，量子计算PCB很难形成与AI服务器、汽车电子相当的规模市场。这项研究验证的是35量子位系统，而且论文也明确指出，导体和介质材料损耗仍需要在后续工作中进一步研究。因此，将其理解为PCB行业新的规模化订单来源仍然过早。(arXiv)

但它的产业价值在于证明了PCB制造能力的边界仍在外扩。对聚多邦而言，现阶段更现实的方向不是直接定义“量子计算PCB制造能力”，而是继续积累高频高速、高多层、HDI、FPC/刚挠结合等制造基础。目前聚多邦支持1—40层PCB制造，覆盖Rogers、PTFE等高频材料，并可针对部分高速差分场景进行±5%阻抗控制，结合PCB+SMT+PCBA一站式交付及SPI、AOI、3D X-Ray等检测能力，为通信、AI算力、机器人及前沿电子研发提供制造支撑。

从35量子位实验向未来更大规模QPU扩展，真正值得PCB行业关注的并非量子计算短期能贡献多少订单，而是一个更长期的变化：PCB正在从芯片外围的连接层，逐步进入系统功能层。 当计算架构继续向高速、高密度、三维集成和极端环境演进，能够控制材料、微波、互连与制造一致性的PCB企业，其产业边界也将随之扩大。