AI算力互联进入CPO时代：光电融合重构高端PCB技术路线

2026年7月，行业信息显示，华为海思联合飞控科技推出全球首条2.5D封装CPO（Co-Packaged Optics，共封装光学）产线，计划于2025年Q4启动量产并持续推进至2026年。该技术路线通过将光引擎直接封装在交换芯片基板上，实现光、电系统深度融合，可降低数据中心互联功耗40%以上，被视为下一代AI数据中心高速互联的重要方向。随着CPO技术从研发验证逐步迈向产业化，HDI Any-Layer、高精度阻抗控制、mSAP超细线路以及光电协同布线等PCB制造能力，正在成为支撑下一代算力基础设施的重要底层能力。

技术演进趋势：AI算力推动光互联架构重构

AI大模型和生成式人工智能的发展，使数据中心内部的数据交换规模快速增长。从传统服务器集群到GPU集群，再到未来超大规模AI计算中心，算力基础设施正在经历一次互联架构升级。

过去，数据中心主要依赖可插拔光模块完成芯片之间的数据传输。但随着AI服务器规模扩大，交换芯片速率不断提升，800G、1.6T甚至更高速率逐渐成为发展方向，可插拔光模块在功耗、空间和信号损耗方面逐渐接近瓶颈。

CPO技术的核心逻辑，是将光引擎从独立模块转变为与交换芯片共同封装，通过缩短信号传输距离降低损耗，提高数据传输效率。这种变化不仅改变光通信产业链，也重新定义PCB和封装基板的技术边界。

在CPO架构中，PCB不再只是传统意义上的电路连接载体，而是成为光、电、芯片协同工作的关键平台，其制造要求接近半导体先进封装水平。

高端制造能力跃迁：PCB进入“半导体化”阶段

CPO的发展，对PCB制造工艺提出了前所未有的挑战。传统高速PCB主要解决电信号完整性问题，而CPO需要同时兼顾光、电、热以及机械结构协同设计。

其中，Any-Layer HDI成为核心技术之一。相比传统多层PCB，Any-Layer HDI能够实现任意层间互联，大幅提升布线密度，为高速芯片、光引擎以及电源管理模块提供更紧凑的空间布局。

同时，mSAP工艺将成为CPO相关PCB的重要制造路径。0.075mm及以下超细线路能力，可以支持高速信号路径优化，降低寄生参数影响，提高信号传输质量。随着AI交换芯片向224Gbps甚至更高速率演进，PCB线路精度的重要性将进一步提升。

此外，高速信号传输对阻抗控制提出严格要求。100Ω差分阻抗±5%的控制能力，是保证高速SerDes链路稳定运行的重要指标。未来高端PCB企业需要从材料、设计、制造到检测全过程提升能力。

产业边界外延：CPO带动PCB与先进封装融合

CPO产业化带来的变化，并不仅局限于PCB制造环节，而是推动整个电子制造产业链融合。

过去，PCB行业与半导体封装行业存在较明显边界，但随着AI芯片、高速交换芯片和先进封装技术发展，两者正在逐渐交叉。2.5D封装、Chiplet以及光电共封装等技术路线，都要求PCB企业具备更接近半导体制造的精密加工能力。

这一趋势与AI服务器、1.6T光模块、高端交换机的发展形成联动。AI算力基础设施不断升级，推动高速互联需求增长；高速互联升级，又推动PCB向更高层数、更细线路、更低损耗方向发展。

未来，类似技术需求还将扩展至智能汽车中央计算平台、低空经济飞控系统以及机器人感知控制系统。这些新兴产业虽然应用场景不同，但共同依赖高性能电子连接技术。

制造体系重塑：高可靠交付成为产业竞争关键

CPO作为数据中心核心基础设施，其产品通常需要满足7×24小时连续运行要求，因此PCB及PCBA供应链不仅需要具备先进工艺能力，还需要保障长期稳定交付。

具备高多层HDI与刚挠结合制造能力、mSAP 0.075mm级超细线路加工能力以及PCB+SMT+PCBA一站式交付闭环的制造体系，将更容易参与下一代高速互联供应链竞争。同时，通过IQC原材料检测、SPI过程检测、AOI自动检测以及X-Ray焊点分析等完整质量体系，可以确保高复杂度产品在量产阶段保持一致性。

从产业趋势看，CPO并不是简单替代光模块，而是推动数据中心电子架构向更高集成度演进。随着AI算力需求持续增长，光、电、芯片之间的边界正在被重新定义，而PCB也正在从传统制造环节迈向支撑未来算力基础设施的重要技术平台。