AI 服务器 PCB 通常需要 16-32 层,高端 GPU 服务器或高速背板可达 40 层以上。层数选择取决于算力芯片(GPU/CPU)数量、高速信号通道(如 PCIe 5.0/6.0、112G SerDes)密度、电源完整性和散热需求。普通服务器可能只需 8-12 层,但 AI 服务器为应对超高带宽和复杂供电,必须采用高多层设计。
为什么 AI 服务器 PCB 需要这么多层?
容纳海量高速信号通道
AI 服务器的核心是多 GPU 协同计算,GPU 之间、GPU 与 CPU / 交换机之间需要极高速互连。例如,NVIDIA H100 GPU 通过 NVLink 互联,单卡就有大量超 100Gbps 的差分对信号。这些信号需要独立的布线层,并严格进行阻抗控制(通常 100Ω 差分阻抗),且必须与电源层、地层相邻以减少串扰。每增加一个高速接口(如更多 PCIe 5.0 通道、800G 光模块接口),就需要额外的信号层。
满足复杂且严苛的电源系统
高端 GPU(如 H100)峰值功耗超过 700W,需要多相、大电流的电源传输网络(PDN)。这要求 PCB 设置多个独立的电源层(如 12V、5V、3.3V、核心电压 Vcore 等),并为每相电源提供低阻抗、低感应的回流路径。层数不足会导致电源平面分割过碎,引发电压跌落和噪声,直接影响 GPU 运行稳定性。足够的层数才能实现 “电源 - 地 - 信号” 的合理叠层,保证信号完整性和电源纯净度。
实现高密度互连与散热设计
AI 服务器主板集成了大量高引脚数 BGA 芯片(GPU、CPU、交换芯片)。为了从这些芯片底部 “扇出” 所有信号线,必须使用HDI(高密度互连)技术,这通常需要增加更多的微孔和布线层。同时,高功耗芯片的背面往往需要直接接触液冷板或均热板,PCB 内部需要设计大量散热过孔(thermal via)将热量传导至背面,这也占用了布线空间,间接推动层数增加。
技术解析:从参数看层数需求
信号标准:支持PCIe 5.0(32GT/s)或PCIe 6.0(64GT/s)需要极低损耗的板材(如 M6、M7)和精确的阻抗与损耗控制。112G SerDes(用于光模块、背板连接)对板材的Dk(介电常数)稳定性和Df(损耗因子)要求严苛,布线通常需要更厚的介质层或特定叠层来满足阻抗要求。
物理参数:AI 服务器 PCB 的铜厚常采用 2oz 甚至 3oz(用于大电流电源层),线宽 / 线距可能小至 3/3mil(约 76μm)。层数规划时,必须综合考虑这些参数对叠层厚度和阻抗模型的影响。
典型应用:一台 8 卡 GPU 服务器的主板,其 PCB 层数通常在 20-28 层之间。而用于连接多个服务器的高速背板,由于要汇聚数百条高速通道,层数可达 40 层以上,并大量使用背钻技术来消除高速信号路径上的桩线(stub)反射。
高频高速 PCB 与普通 PCB 的对比
普通 PCB(如消费电子用 FR4 板材)通常层数较少(4-8 层),传输速率较低,满足常规的阻抗控制即可,成本较低。它广泛应用于家电、普通电脑主板等场景。
高频高速 PCB(AI 服务器 / 光模块专用)则采用高多层设计(16 层以上),使用高速材料(如松下 M6/M7、罗杰斯 Rogers 系列),传输速率极高(支持 56G/112G PAM4 信号)。它对阻抗控制的要求极为严格(公差 ±5% 或更低),并高度重视信号完整性和电源完整性分析。因此,其成本远高于普通 PCB,主要应用于AI 服务器、GPU 服务器、数据中心、800G/1.6T 光模块、CPO(共封装光学)及高速通信设备等前沿领域。
未来趋势:AI 驱动下的 PCB 技术演进
随着AI算力需求爆炸式增长,数据中心的升级将直接推动 PCB 向更高层数、更高速度发展。800G/1.6T 光模块的普及和CPO技术的成熟,要求板级互连密度和信号质量再上台阶。新能源汽车的自动驾驶域控制器和人形机器人的主控单元,也将借鉴 AI 服务器的高多层 PCB和高速材料技术。同时,液冷服务器的普及将对 PCB 的耐热性和热管理设计提出新挑战。未来,支持更高算力集群的 PCB,其层数、材料性能和制造工艺(如HDI、任意层互连)将持续突破。
FAQ
Q:AI 服务器 PCB 为什么比普通服务器 PCB 贵那么多?
A:主要原因在于使用了高多层数、昂贵的高速材料(如 M6 板材)、更精密的HDI和阻抗控制工艺,以及更复杂的信号完整性设计,这些都大幅提升了PCB 打样和批量制造成本。
Q:决定 AI 服务器 PCB 层数的关键因素是什么?
A:最关键因素是 GPU/CPU 等大芯片的数量和互连带宽(如 NVLink、PCIe 通道数),其次是电源系统的复杂度和电流大小。简单来说,芯片越多、速度越快、功耗越高,所需层数就越多。
Q:普通 FR4 板材能用于 AI 服务器吗?
A:对于中低速控制和电源部分可以,但对于 GPU 间高速互连、PCIe 5.0及以上或112G SerDes信号通道,FR4 的Df值过高,信号损耗太大,必须使用专门的高频高速 PCB材料。
Q:在设计阶段如何优化 PCB 层数以控制成本?
A:需要通过前期详尽的系统仿真(SI/PI),与PCBA 加工厂紧密合作,优化叠层结构,在满足性能的前提下,尽可能减少盲埋孔层数和使用更经济的材料组合,这需要丰富的SMT 贴片和BOM 配单协同经验。