随着AI算力竞争从单卡算力转向全系统互联带宽，PCB在AI硬件中的角色正经历从“承载平台”到“核心互联介质”的根本性跃迁。英伟达在Rubin Ultra NVL576平台中采用78层M9级正交背板（Orthogonal Backplane）替代传统铜缆，实现机柜内GPU的全互联通信，标志着PCB首次从板级组件跃升为机架级核心互联载体。

一、正交背板架构原理

传统服务器内部各子板通过接口、电缆、转换板连接，信号在传输过程中损耗大、延迟高。以NVL576机柜为例，若采用传统铜缆方案，需要超过20000根独立电缆，不仅增加重量与复杂度，更带来信号衰减和故障风险。

正交背板的创新在于将所有计算节点和交换节点竖直插在背板两端，形成90度正交的连接架构。计算板与交换板通过垂直插接方式实现直接互联，信号路径缩短到极致，有效降低传输损耗和信号延迟。这种“无电缆”设计将装配效率提升40%以上，同时解决了高密度机柜内数千个组件互联的空间挑战。

Rubin Ultra平台正交背板采用78层叠层结构，在约2厘米的厚度和近1平方米的面积内，可支持多达576个GPU的直接互联。这种超高密度互连PCB解决方案将传统电子制造工艺推向极限，对材料、工艺和集成能力提出了前所未有的精度要求。

二、材料选型与性能要求

正交背板的材料体系直接决定了信号传输质量。Rubin Ultra正交背板采用M9级超低损耗覆铜板作为核心材料，搭配HVLP4/5超低轮廓铜箔和石英布（Q布），形成完整的材料解决方案。

具体性能参数如下：

介电常数（Dk） ：≤3.0

介电损耗（Df） ：≤0.0007

热膨胀系数（CTE） ：≤7ppm/℃

铜箔类型：HVLP4/5超低粗糙度铜箔

石英布的介电常数仅为2.2-2.3，远低于传统E玻璃纤维布的4.8-4.9，介电损耗低至0.0005-0.0007，仅为传统玻纤布的十分之一。这种材料组合可将信号损耗降低30%以上，有效支撑224Gbps PAM4高速信号传输。

三、制造工艺与关键参数

78层正交背板的制造工艺复杂程度远超常规PCB。其核心制造流程包含以下关键环节：

1. 高精度叠层压合

采用激光定位技术实现多层PCB精准叠合。78层背板由3块26层子板压合而成，层间对准精度要求不超过50微米。压合温度控制在160±5℃，压力稳定在20-25kg/cm2，需精准控制热胀冷缩带来的累积偏差。

2. 微孔钻孔与背钻

板材厚度达1.8-2厘米，而微孔孔径仅0.076-0.1毫米，深径比超过100:1。传统钻孔易出现偏斜、断针问题，需采用激光打孔结合等离子去毛刺处理。背钻还需精确切除残桩，背钻良率直接影响信号完整性。

3. 精细线路制作

线宽线距缩小到25μm以下，采用mSAP（改良型半加成法）工艺。在接近1平方米的巨幅板材上，保证差分阻抗±5%的一致性控制，对工艺稳定性提出极高要求。

四、量产挑战与良率瓶颈

正交背板的量产面临多重挑战：

初期良率低：超高多层和厚板的加工难度极大，初期良率仅30%-50%，头部厂商将良率提升至90%以上仍需时间

钻针寿命骤降：Q布硬度极高，传统钻针寿命从12000孔/次降至200-300孔/次，需使用成本是传统钻针70倍的金刚石涂层钻针或超快激光钻孔

材料供应链集中：M9级覆铜板由台光、松下、生益主导，石英布全球仅菲利华、旭化成等少数供应商，HVLP铜箔被日韩厂商垄断

认证周期长：正交背板需通过信号完整性仿真验证、热循环测试、振动测试等多项认证，技术门槛开始对标半导体封装

五、聚多邦的量产能力与服务优势

面对正交背板带来的技术升级浪潮，聚多邦已具备承接高端PCB制造的能力储备。公司高多层板量产经验覆盖，高多层特殊需求可达40层以上，为向更高层数技术延伸奠定基础。

DFM前置评审服务是聚多邦的核心竞争力之一。在设计阶段，工程师团队可协助客户评估正交背板的层间对准、盲埋孔布局、阻抗匹配等关键参数，提前规避工艺风险，避免设计反复带来的时间和成本损耗。

48小时快速报价机制帮助客户快速获得正交背板原型验证的成本评估。公司配备高速激光钻孔设备和精密层压系统，可支持微孔加工和高层数叠层需求。

四级品控体系覆盖来料检验、过程监控、成品测试和可靠性验证全流程。针对高速信号完整性要求，聚多邦差分阻抗管控能力达±5%，满足224Gbps PAM4等高频传输标准。

PCB正在“半导体化”，技术门槛和认证周期开始对标半导体封装。聚多邦将持续投入超高层板工艺研发，为AI算力基础设施提供可靠的PCB制造服务支撑。