你有没有遇到这种情况：主控芯片标称待机电流100μA，软件也进了深度睡眠，可整机实测静态电流却高出十几倍？别急着怀疑固件或换芯片——问题很可能出在PCB实现上。
这不只是控制逻辑的问题，更是PCB层面的设计考量：使能信号是否稳定？MOS管开关路径是否足够短？断电后回路会不会通过其他路径“偷电”？比如某个传感器的地虽然电源断了，但信号线还连着主控，形成漏电通路——这种细节，仿真不一定能抓到，只有实测才会暴露。
再比如电源域隔离。很多工程师会在原理图上画出独立供电，但在PCB布局时为了布线方便，把多个域的地混在一起铺铜，结果域间干扰严重，不仅功耗上不去，还影响唤醒稳定性。
还有DC-DC与LDO的搭配使用。我们见过不少设计，在主电源用高效DC-DC，却在后级为图省事全用LDO稳压，忽略了压差大时的热损耗。正确的做法是在关键节点评估效率与噪声的平衡，必要时加入功率MOS做硬开关，真正实现“断得干净”。
这些都不是理论难题，而是工程落地的经验判断。芯片厂给的是理想条件下的数据，而我们要面对的是寄生参数、布局限制、成本约束。真正的低功耗，是系统思维+工艺实现的结合。
我不是要挑战谁的专业，而是想说：软件决定功能上限，硬件决定性能底线，而PCB，是让一切设计真正落地的物理基础。
我是老张，深耕PCB十二年，如果你也在调试功耗问题，欢迎关注我，聊聊那些原理图上看不见的实战细节。
the end
24H服务热线: 
