芯片从3nm走向2nm，为什么PCB反而越来越复杂？

9月，台积电先进制程扩产再次提速。Wedbush预计，台积电3nm月投片量将从2026年上半年的约15万片，提高到四季度初约18万片，比原计划提前约2—3个月；产业信息显示，NVIDIA、AMD、Broadcom等客户的AI相关需求，是推动3nm产能继续扩张的重要力量。与此同时，2nm产能也在快速爬坡。

芯片正在从3nm走向2nm，晶体管越做越小。

但到了AI服务器里面，情况却有些相反：承载这些芯片的PCB没有跟着变简单，反而需要处理更多高速信号、更复杂的供电以及更密集的互连。

芯片越先进，为什么PCB反而越来越难做？

3nm晶圆增加，不等于PCB跟着“一片换一片”

首先需要厘清一个容易被误解的关系。

18万片3nm晶圆，并不等于18万颗AI芯片，更不能直接换算成18万块PCB。

一片晶圆可以切割出多颗芯片，具体数量取决于芯片面积和良率；3nm产能也不全部用于AI芯片，还包括手机、CPU以及其他高性能计算产品。

芯片完成晶圆制造之后，还需要经过封装，最后才安装到加速卡、服务器主板等板级系统。

所以，台积电扩产对PCB产业的意义，并不是简单的数量传导。

真正重要的是，推动先进制程扩产的AI芯片正在变得越来越复杂，而这些芯片最终都要进入一套完整的计算系统。

PCB承接的不是3nm本身，而是先进芯片不断提高的数据和功率需求。

芯片越快，板上的数据也要跑得越快

一颗AI芯片性能提高以后，不能只解决“算得快”的问题。

它还要不断和CPU、内存、网卡、其他加速器以及外部交换设备交换数据。

芯片处理能力越强，如果数据送不过来，算力仍然会被浪费。

因此，新一代AI服务器不断提高芯片间互联、PCIe以及网络接口的速度，压力随之传到PCB。

高速信号经过PCB铜线路时会产生损耗、反射和串扰。速率越高，对板材、线路结构、过孔以及阻抗的要求也越严格。

这也是为什么AI服务器会更多采用高多层和低损耗PCB。

但真正困难的并不是简单增加几层板。

层数增加以后，压合对位、介质厚度、钻孔精度、铜厚均匀性以及线路尺寸的波动，都可能继续影响高速信号。

PCB层数可以增加，但信号完整性的容错空间却在缩小。

先进封装把芯片做成“大系统”，PCB承担最后一级互连

先进制程之外，AI芯片还有另一个重要变化：先进封装。

今天的高性能AI处理器已经不只是单颗裸片。计算芯片、HBM等器件可以通过先进封装组合在一起，再通过封装基板连接到PCB。

因此，从晶圆厂到AI服务器，中间其实存在多个互连层级。

先进封装负责解决芯片附近的超高密度连接，PCB则继续负责把加速器、CPU、网络、电源和其他系统连接起来。

两者不是替代关系，而是在不同尺度上完成互连。

当先进封装承载的计算能力越来越高，系统PCB需要处理的数据吞吐和供电规模也会同步增加。

因此，3nm、2nm真正传导给PCB的，并不是“线路也要做到纳米级”，而是板级系统需要承载性能更高、功率更大的计算模块。

高速之外，AI PCB还要解决“大电流”

算力提升还有另一面：功率。

高性能GPU、CPU以及其他AI加速器集中在服务器内部，需要稳定的电源供应。

PCB因此同时面对两种并不完全相同的要求。

一边是高速信号，希望线路损耗更低、阻抗更加稳定；另一边是电源，需要考虑铜厚、载流能力、电源完整性和散热。

这两类线路还要被放进有限的PCB空间。

因此，AI服务器PCB制造已经不能只看“最高能做多少层”，而要看材料、叠层、线路、孔结构、阻抗和铜厚能不能共同满足系统要求。

聚多邦目前可支持1—40层PCB、0.5—20oz铜厚，并提供M6/M7、Rogers等材料加工、背钻及高速差分阻抗控制。对于AI服务器等项目，这些工艺更重要的作用，是根据具体板卡要求完成高多层、高速信号与供电结构之间的配合。

从3nm到2nm，PCB真正跟着升级的是什么？

先进制程继续扩产，对PCB产业当然是一个值得关注的信号。

但不能简单理解成“晶圆增加多少，PCB就增加多少”。

更重要的变化发生在芯片离开晶圆厂之后。

更高性能的AI芯片推动先进封装扩大，同时又需要更高速的网络、更大的存储带宽以及更复杂的供电系统。

于是，从加速卡、服务器主板到高速交换板，PCB面对的要求都在提高。

下一阶段PCB产业真正值得关注的，并不是台积电每个月多生产了多少片3nm晶圆，而是这些先进芯片最终以什么样的封装和系统架构进入AI服务器。

因为芯片制程越往前走，PCB需要追赶的从来不是“几纳米”，而是芯片背后越来越高的数据吞吐和功率密度。

晶体管越来越小。

承载算力的系统，却正在变得越来越复杂。