128颗AI芯片塞进一个超节点，PCB面对的不只是“层数更高”

2026年9月21日，浪潮信息在AICC2026上发布元脑SD200 Ultra超节点AI服务器。该系统基于本土AI芯片，采用3D Hyper Mesh架构紧耦合128颗芯片，提供8TB统一编址显存和64TB内存，可单机承载运行2.8万亿参数的Kimi K3，并支持10万亿参数规模前沿模型单机运行。其原生内存语义通信时延低至0.69微秒，Token生成时延降至5.85毫秒以内。

对于PCB行业，最值得关注的不是“128颗芯片”这个数字本身。

而是AI服务器正在把过去分散在多个节点之间的计算、存储和通信资源，尽可能紧密地连接起来。

芯片靠得更近，数据跑得更快，留给板级互连的余量也会越来越小。

128颗芯片，不等于全部装在一块PCB上

先厘清一个容易误解的问题。

SD200 Ultra“紧耦合128颗芯片”，并不能直接推导为128颗AI芯片全部安装在同一块大型PCB上，也不能据此判断其PCB一定达到24层、30层甚至更高层数。

超节点是一个系统概念。

计算板卡、交换与互连模块、背板或中板、连接器、电源系统等共同构成物理互连网络。3D Hyper Mesh解决的核心问题，是如何让这些芯片跨越不同物理位置仍然保持低时延通信。

所以，对PCB真正重要的变化不是“单块板塞进更多芯片”，而是整个服务器内部需要建立更多、更快、更短的高速连接。

通信时延压到微秒级，PCB不能成为慢的一环

大模型规模扩大后，芯片之间需要频繁交换数据。

SD200 Ultra通过全局统一编址、跨域地址翻译和路由等方式，使GPU能够跨主机域进行统一寻址；浪潮信息还表示，通过对称内存技术，GPU可以直接访问远端GPU显存，AllReduce通信时间降低3.5倍。

软件和系统架构在减少通信等待，硬件互连同样不能拖后腿。

高速信号经过PCB、过孔和连接器时都会产生损耗和反射。速率提高之后，材料Dk、Df、铜箔粗糙度、线路长度、差分阻抗以及过孔Stub都会影响信号完整性。

这会进一步增加高速低损耗材料、高多层PCB以及背钻等工艺在部分服务器板卡中的应用需求。

高速PCB真正困难的，不只是把线路做出来，而是让成百上千条高速通道保持足够一致。

3D Hyper Mesh考验的是整套互连，而不是一块板

“3D”很容易让人联想到PCB本身需要做成立体结构，其实并不准确。

3D Hyper Mesh描述的是系统互连架构。对PCB制造端而言，更现实的影响是互连关系变复杂之后，不同板卡之间需要共同完成高速信号传输。

一块高速计算板做得很好，但如果经过背板、连接器之后阻抗发生明显变化，整个链路仍然可能受到影响。

因此，PCB制造需要更关注叠层、阻抗和过孔结构的一致性。

板层增加之后，压合需要控制介质厚度和层间对准；高速过孔可能需要通过背钻减少Stub；线路加工需要控制线宽、线距和铜厚偏差；最终还需要通过阻抗等检测确认制造结果。

PCB在超节点里的角色，也由单纯“承载器件”进一步走向系统高速互连的一部分。

算力密度提高，还有一条看不见的压力：供电

128颗AI芯片紧密协同，还意味着服务器需要处理更复杂的供电和散热问题。

大量高功耗芯片集中运行，板卡既要高速传输数据，又要把电稳定送到计算芯片、内存以及其他器件。

这会影响电源层、铜厚、过孔载流和热设计。

高速信号希望线路环境尽可能稳定，大电流供电又需要足够的载流能力，两者还要在有限空间里共存。

因此，超节点PCB的难度并不是单纯的“层数竞赛”。

高速互连、供电、散热和空间利用率，需要在同一套硬件系统里同时解决。

聚多邦目前可覆盖1—40层PCB、1—5阶HDI，并支持M6/M7、Rogers等材料、背钻及高速差分阻抗控制，同时可衔接SMT和PCBA制造。对于服务器、高速计算及交换类板卡，更重要的是结合材料、叠层、过孔和阻抗要求进行前期工程评估，再进入样板和后续制造验证。

浪潮信息从上一代SD200的64颗芯片进一步扩展到SD200 Ultra的128颗芯片，本身已经体现出AI硬件的一条发展路径：不只是继续提高单颗芯片性能，还要把更多芯片连接成更大的计算单元。

对PCB产业而言，这比单纯增加服务器数量影响更深。

因为当几十颗、上百颗AI芯片开始像“一颗芯片”一样协同工作，板级制造竞争的重点也会逐渐从“这块PCB有多少层”，转向高速链路能否稳定、复杂互连能否一致、批量制造能否保持同样的电气性能。

超节点越大，PCB真正要解决的，越不是“怎么把板做厚”，而是怎么让整个硬件系统连得更快、更稳。