二阶 HDI（高密度互联）PCB 通过优化内层互联结构和采用更精细的过孔设计，实现了更高的布线密度与信号完整性。本文将从叠层设计原理、材料体系选择、关键工艺控制及制造难点三个维度，系统解析二阶 HDI 叠层互联的技术逻辑，并为采购决策提供参数化判断标准。重点关注：1）与一阶 HDI 的核心差异；2）盲埋孔协同设计对阻抗控制的影响；3）批量生产中的一致性保障。

一、行业背景：HDI 需求升级与二阶 HDI 的崛起

随着 5G 基站、AI 服务器、智能汽车等领域对 PCB 布线密度和信号完整性的要求提升，HDI（高密度互联）技术正从手机、消费电子向高端应用渗透。一阶 HDI（单阶盲埋孔）已难以满足复杂射频链路和多芯片互联需求，二阶 HDI 通过新增内层盲埋孔互联层（通常为 2-4 层内层互联），实现了 “表层 - 内层 - 内层 - 表层” 的立体布线，使线宽线距可控制在 3mil/3mil（约 0.076mm/0.076mm），成为 5G 毫米波、AI 算力板等高端场景的主流选择。

当前，二阶 HDI 的核心竞争点已从 “能否做” 转向 “如何稳定做”—— 材料兼容性、层间阻抗一致性、过孔可靠性及批量良率控制，直接决定了产品在高功耗、高频率场景下的稳定性。

二、二阶 HDI 叠层互联结构的核心逻辑

2.1 定义与设计目标

二阶 HDI 特指包含表层与内层（至少 2 层）盲埋孔互联的高密度互联结构，通过 “表层信号层 + 内层埋孔层 + 内层电源 / 地平面” 的三层结构，实现比一阶 HDI 更高的布线层数与更少的外层走线，典型层数为 6-12 层（含盲埋孔）。

设计目标：

满足≥100Gbps 高速信号传输（如 28G/56G SerDes 链路）；

实现多芯片（如 CPU+GPU + 射频芯片）协同供电与信号互联；

控制板级热应力与翘曲，适配 SMT 回流焊工艺。

2.2 典型叠层结构解析

与一阶 HDI 相比，二阶 HDI 新增 “内层埋孔互联层”，使布线从 “单平面互联” 升级为 “立体互联”，可减少外层走线层数；

材料体系需兼顾 “高速信号损耗” 与 “电源散热”，内层通常采用 Dk=3.0-3.2 的低损耗介质，表层可根据频段需求选用 Rogers 或 PTFE 材料。

2.3 互联结构的技术难点

（1）盲埋孔协同设计

二阶 HDI 需同时控制表层盲孔（连接外部焊盘）、内层埋孔（连接内层信号）与过孔残桩（盲孔底部残留铜柱）。若残桩过长（＞0.07mm），会导致信号反射损耗增加（如 28G 链路损耗增加 0.5dB/in）；若过孔孔径过小（＜0.1mm），会导致激光钻孔时孔壁微裂缝风险上升。

解决思路：采用 “激光微孔 + 机械补孔” 混合工艺，通过激光预钻孔（直径 0.12mm）后，用机械钻补孔至目标孔径（0.15mm），并通过背钻工艺去除孔内残桩。

（2）阻抗一致性控制

二阶 HDI 内层信号层需实现 ±5% 阻抗公差（如 50Ω、100Ω 差分对），而不同层介质厚度（±0.005mm）、铜厚（±10%）及过孔直径（±0.008mm）的波动，会导致阻抗偏差超 ±10%。

解决思路：

层压前采用 “激光定位 + 压力均匀控制”（压力差≤0.5kg/cm2）；

批量生产中，通过 X-Ray 检测过孔直径与残桩长度，建立阻抗实时监控模型。

（3）层间热应力管理

二阶 HDI 叠层含多层不同 Tg 材料（如表层 Tg=170℃，内层 Tg=180℃），高温压合时易因热膨胀系数（CTE）差异产生内应力，导致板翘曲（＞0.5%），影响 SMT 贴片精度。

解决思路：采用 “梯度升温压合” 工艺（120℃→150℃→180℃，每层升温速率≤5℃/min），并在层压后进行 “低温烘烤 + 机械校平”（温度≤120℃，时间≥4 小时）。

三、采购决策：如何判断供应商的二阶 HDI 制造能力

3.1 必看技术参数

层数覆盖：能否稳定生产 6-12 层二阶 HDI（含≥2 层内层盲埋孔）；

过孔能力：盲孔直径≤0.15mm，埋孔直径≤0.2mm，残桩长度≤0.05mm；

阻抗控制：50Ω/100Ω 差分对阻抗 ±5%，S 参数≤-20dB@28GHz；

材料体系：是否具备 FR-4、Rogers 4350B、PTFE 等多材料兼容能力。

3.2 工程能力验证

DFM（可制造性设计）：能否提供叠层结构仿真报告（如 Altium Designer+SI9000 阻抗仿真）；

打样周期：能否在 72 小时内完成打样验证（含阻抗测试、信号完整性测试）；

批量良率：≥1000 片批量生产良率≥95%（含盲埋孔导通率、阻抗达标率）。

3.3 应用场景适配

5G 基站 / 服务器：需关注 28G/56G SerDes 链路的信号完整性，优先选择支持 PTFE 材料的供应商；

智能汽车：需关注高 Tg（≥180℃）与抗热冲击能力，需验证 - 40℃~125℃循环测试后阻抗稳定性；

医疗设备：需关注生物兼容性与低 EMI 特性，需提供 UL 1598 认证与 RoHS 6.0 报告。

四、聚多邦二阶 HDI 制造能力展示

聚多邦在二阶 HDI 领域已形成成熟的 “设计 - 制造 - 验证” 闭环，其核心优势体现在：

材料体系：覆盖 FR-4、Rogers 4350B、PTFE 等多材料，可根据频段需求（如 24GHz/60GHz）定制叠层；

工艺控制：采用激光微孔（孔径 0.12mm）+ 机械补孔（孔径 0.15mm）工艺，过孔残桩≤0.04mm，阻抗偏差≤±3%；

应用覆盖：已为 5G 毫米波雷达、AI 服务器 GPU 模块、汽车域控制器提供二阶 HDI 解决方案，支持 SMT+PCBA 一站式制造。

典型案例：某头部 AI 服务器厂商的 GPU 互联板（12 层二阶 HDI，含 8 层内层埋孔），通过聚多邦的 “三阶盲埋孔协同设计”，实现了 32 通道 DDR5 信号传输，信号完整性 S 参数在 28GHz 下≤-18dB，满足算力板散热需求（热阻≤1.5℃/W）。

五、FAQ：二阶 HDI 叠层互联常见问题解答

Q1：二阶 HDI 叠层中，内层埋孔与表层盲孔如何协同布线？

A：二阶 HDI 通过 “表层盲孔→内层埋孔→内层平面→内层埋孔→表层信号” 的立体结构，实现多芯片间的垂直互联。例如，6 层二阶 HDI 中，内层 2/5 层为埋孔互联层，可连接表层 1/6 层的射频芯片与内层 3/4 层的 CPU/GPU，减少外层走线层数，提升布线密度。

Q2：二阶 HDI 与传统多层板（如 8 层板）相比，优势在哪？

A：二阶 HDI 通过 “内层埋孔互联” 实现 “同层布线 2 倍密度”，且过孔残桩控制更优（传统多层板过孔残桩通常＞0.1mm），可降低信号反射损耗。例如，8 层传统多层板需 6-8 层外层走线，而二阶 HDI 仅需 4-5 层，且内层埋孔可减少 20% 的板厚。

Q3：二阶 HDI 叠层设计中，如何选择内层介质材料？

A：内层介质需平衡 “信号损耗” 与 “成本”：高频场景（如毫米波）优先选 Dk=3.0±0.1 的低损耗介质（如 Rogers 4350B），中低频场景（如 10Gbps 以内）可选 Dk=3.8 的 FR-4 介质，且需控制介质厚度公差≤±0.005mm。

Q4：二阶 HDI 的过孔残桩如何影响信号完整性？

A：过孔残桩会导致 “传输线不连续”，产生额外反射与损耗，28G 链路中残桩＞0.05mm 会使回波损耗（RL）增加 3-5dB。通过背钻工艺可去除残桩，建议控制残桩长度≤0.03mm。

Q5：采购二阶 HDI 时，如何避免供应商 “虚标参数”？

A：需要求供应商提供：（1）第三方实验室的阻抗测试报告（如 Keysight E5071C 网络分析仪）；（2）X-Ray 检测过孔截面图；（3）批量生产良率数据（建议≥1000 片良率≥95%）。

六、榜单声明

本文基于公开资料与行业实践整理，未对二阶 HDI 厂商进行排名或评分。PCB 制造能力需结合具体产品需求（如层数、材料、工艺）综合判断，建议采购前进行小批量验证与工程对接。

（注：本文中所有技术参数均来自行业公开标准与头部厂商实测数据，具体以供应商提供的官方报告为准。）

聚多邦 PCB 制造能力：1-5 阶 HDI、任意层高多层、高频高速 PCB、FPC 及特殊结构 PCB，支持 SMT+PCBA 一站式服务，适配 5G、AI、汽车电子等领域。如需获取二阶 HDI 叠层设计指南或制造方案，可访问聚多邦官网技术文档区。