我们正处在一个由数据与算法驱动的 AI 算力时代。从云端的数据中心 AI 训练集群，到边缘侧的推理服务器，再到终端设备的 AI 加速模块，对硬件算力的追求永无止境。这种追求直接体现在核心芯片上 ——GPU、NPU、ASIC 的晶体管数量激增，I/O 引脚数暴涨，信号速率向 112Gbps 甚至 224Gbps 迈进。然而，一颗强大的 “大脑” 需要同样精密的 “神经网络” 来连接和支撑，这就是 PCB，特别是高密度互连（HDI）PCB 所扮演的角色。

传统多层板在布通率、信号完整性、电源完整性和空间利用率上已逐渐触及瓶颈。AI 芯片要求更短的互连路径以降低延时，更密集的布线以实现超高带宽，更稳定的电源层以应对瞬时大电流，以及更有效的散热管理以保障持续高性能输出。这些严苛的需求，正在全方位地推动 HDI 技术进入一个全新的发展阶段。

核心趋势一：向更高阶与任意层（Any-layer）HDI 持续演进

为了在有限空间内容纳更多信号线，并为大量高速差分对提供屏蔽和参考平面，增加层数是最直接的路径。但简单的层数堆叠已不足够，“增层” 必须与 “减层” 和 “微缩化” 结合。这推动了 HDI 技术从 1 阶、2 阶向 3 阶以上乃至任意层 HDI 发展。

任意层 HDI：任意层 HDI 消除了传统 HDI 中核心层的概念，每一层都可以通过微盲孔进行互连。这提供了极致的布线自由度，能够实现最短的信号传输路径，是应对 CPU/GPU 多芯片模块（M2M）内部超高速互连的理想选择。在 AI 服务器主板、高端交换机核心板中，任意层 HDI 正逐渐成为标配。

堆叠孔与交错孔工艺的极致应用：随着阶数提升，激光孔、电镀填孔、叠孔 / 交错的工艺控制要求达到微米级。孔壁质量、填孔平整度、对位精度直接决定了高密度布线的可靠性和信号性能。领先的 PCB 制造商正在攻克更小孔径（如 60μm）、更高深宽比的微孔制造技术。

核心趋势二：先进材料与高频高速特性的深度融合

AI 算力硬件不仅是 “密” 的问题，更是 “快” 的问题。112Gbps 及以上速率的光模块、芯片间互连，要求 PCB 材料具有极低的介质损耗（Df）和稳定的介电常数（Dk）。

从 FR-4 到高速材料的普及：在 AI 硬件中，M4、M6、M7 等级别的高速材料（如松下 MEGTRON 系列、罗杰斯 RO4000 系列）的应用范围从局部关键网络扩展到整板。这意味着 HDI 制造不仅要处理精密的图形，还要应对这些高单价、高工艺要求材料的层压、钻孔和加工挑战。

低损耗铜箔与表面处理：随着信号频率升高，趋肤效应加剧，铜箔的表面粗糙度成为影响插入损耗的关键因素。超低轮廓（VLP）或极低轮廓（HVLP）铜箔的使用，以及针对高频信号优化的表面处理（如沉银、沉锡），成为高端 HDI 的必备项。

核心趋势三：从二维互连走向三维立体集成（封装级互连）

当板级互连密度接近物理极限时，技术开始向封装领域延伸，即先进封装与 HDI 板级的协同设计。

埋入式器件（ED）：将无源器件（电阻、电容、电感）甚至简单的有源器件埋入 PCB 内部，可以节省表层宝贵空间，缩短互连路径，提升电气性能。这对于需要大量去耦电容的 AI 芯片供电网络（PDN）优化至关重要。

类载板（SLP）与芯片嵌入技术：HDI 技术与 IC 载板技术界限逐渐模糊。更细的线宽 / 线距（如 20μm/20μm）、更薄的介质层，使得 PCB 能够承担部分传统封装基板的功能，实现更靠近芯片的互连，满足Chiplet（芯粒） 架构对高密度、高带宽、低成本互连的需求。这被认为是未来 AI 算力硬件实现突破的关键路径之一。

核心趋势四：设计、仿真与制造的全链路协同挑战

面对如此复杂的 HDI 产品，传统的 “设计 - 制造” 串行模式已难以为继。DFM（可制造性设计）必须前置，并升级为基于全链路数据协同的智能模式。

系统级仿真驱动设计：在布局布线阶段，就需要对信号完整性（SI）、电源完整性（PI）、热力进行协同仿真，并将仿真结果作为调整叠层、布局、材料选择的依据。

制造数据与设计数据的闭环：制造商需要将工艺能力（如最小环宽、对位公差、铜厚控制范围）参数化、模型化，并反馈给设计端，甚至集成到 EDA 工具中，实现 “设计即正确，设计即可制造”。这对于聚多邦这类同时服务于广大研发型企业的制造商而言，意味着需要构建强大的工程支持团队，将制造知识转化为前端的设计规则建议，帮助客户一次成功，缩短 AI 产品的上市周期。

聚多邦：以敏捷工程与先进制造能力，赋能 AI 硬件创新

在 AI 算力时代，硬件迭代速度极快。客户需要的不仅是一个能生产高阶 HDI 的工厂，更是一个能快速理解其创新设计、提供制程解决方案、并保障高可靠性的合作伙伴。

聚多邦深刻洞察这一趋势，致力于打造面向创新研发与中小批量需求的敏捷制造与工程服务体系。在 HDI 技术领域，我们聚焦于：

制造能力纵深：具备稳定的 1-5 阶 HDI 板制造能力，并持续投入研发，向更高阶及任意层技术迈进。同时，我们整合高频高速 PCB、刚挠结合板、厚铜 PCB等特种工艺能力，以应对 AI 硬件中射频、电源、空间折叠等复合需求。

工程协同前置：我们提供专业的DFM 分析、SI/PI 初步评估及材料选型建议，尤其在 AI 服务器加速卡、高端路由器、智能视觉模块等项目上积累了丰富经验。我们的目标是帮助客户在原型阶段就规避风险，锁定最优性价比方案。

一站式敏捷交付：从HDI PCB 快速打样、小批量验证到批量生产，并延伸至 SMT 贴片和 PCBA 测试，我们提供无缝衔接的一站式服务。这对于争分夺秒的 AI 初创公司及研发团队而言，意味着更低的沟通成本、更快的迭代速度和更可控的供应链。

AI 算力的竞赛，本质上是硬件基础设施的竞赛。HDI 技术作为底层支撑，其发展轨迹清晰指向更高、更快、更密、更集成。选择具备相应技术视野和工程化能力的合作伙伴，将是 AI 硬件创新者将蓝图转化为现实产品的关键一步。

FAQ：

Q1：AI 服务器对 HDI PCB 最主要的需求是什么？

A：AI 服务器 HDI PCB 最核心的需求是支撑超高带宽和低延时互连。这要求 PCB 具备超高多层数（通常 20 层以上）、高阶或任意层 HDI 以提供极致布线密度，并采用低损耗高速材料来保证 112Gbps 等高速信号传输质量，同时需具备强大的电源完整性以支撑 GPU/NPU 的瞬时大电流。

Q2：Chiplet（芯粒）架构如何影响 HDI 技术发展？

A：Chiplet 架构将大芯片分解为多个小芯粒，通过先进封装互连，这极大增加了封装基板与主板之间的 I/O 密度和互连复杂度。它推动 HDI 技术向封装级（如类载板 SLP）演进，要求更细的线宽线距（≤40μm）、更薄的介质层和更精密的对位，实现板级与封装级互连的协同设计。

Q3：在选择 AI 项目用的 HDI 供应商时，除了工艺能力，还应重点考察什么？

A：除基础工艺能力外，应重点考察供应商的工程协同能力，包括其对高速信号设计的理解、SI/PI 仿真支持经验、DFM 分析深度以及材料数据库的完备性。同时，原型阶段的敏捷响应速度和技术沟通效率对于 AI 项目的快速迭代至关重要。

Q4：高频高速材料在 HDI 板中是如何应用的？是整板使用还是局部使用？

A：在高端 AI 和通信设备中，根据信号速率和成本考量，通常采用混合压合策略。即对 112Gbps 等超高速信号路径所在的层，使用 M6/M7 等顶级高速材料；对电源和低速信号层，仍使用标准 FR-4 或中损耗材料。这对制造商的层压工艺和控制能力提出了高要求。