当AI芯片越做越大，PCB与先进封装的距离正在缩短

2026年9月22日，韩国半导体设备商Hanmi Semiconductor宣布，面向AI半导体2.5D封装的FC Bonder 75首次向全球客户出货。与传统约20mm×20mm的通用半导体封装相比，该设备可支持75mm×75mm的大尺寸interposer封装，用于承载更大的Die以及CPU、GPU、HBM等多芯片集成。

表面看，这是一台半导体封装设备的出货；但更值得PCB行业关注的，是设备为什么要做到“75”。

AI芯片正在变大，芯片之间需要交换的数据越来越多，封装内部的互连规模随之扩大。当越来越多的连接被压缩到一个封装内部，过去属于“芯片—封装—PCB”三个层级的技术边界，也开始出现更多交叉。

AI芯片不是只把芯片做快，而是把更多芯片放到一起

传统芯片封装更多围绕单颗Die展开，而AI计算正在推动多芯片集成。

GPU负责计算，HBM负责提供高带宽存储，CPU、I/O等不同功能芯片也可能共同进入一个封装系统。2.5D封装的作用，就是利用interposer等中间互连结构，把这些芯片以更短的距离连接起来。Hanmi此次FC Bonder 75支持更大尺寸interposer，本身就是这一变化在设备端的体现。

芯片放得更多，封装面积随之增加，但真正困难的并不是单纯“把面积做大”。

尺寸越大，信号路径、电源分配、散热以及不同材料之间的热膨胀差异都会变得更难控制。尤其在GPU与多颗HBM共同工作的情况下，高功耗器件集中在有限空间内，热应力和翘曲会进一步影响互连可靠性。

封装变大了，但允许制造出现的偏差并没有跟着变大。

这才是先进封装真正提高制造门槛的地方。

先进封装为什么开始越来越像“超精密PCB”

这里需要区分两个概念。

2.5D封装中的interposer并不等同于我们通常所说的PCB。当前高性能2.5D方案可以采用硅interposer，也在发展有机材料、RDL以及嵌入式桥接等不同路线。interposer承担的是芯片之间高密度互连，而其下方通常还存在package substrate，再向下才连接系统PCB。

但如果把结构放大来看，二者确实存在越来越明显的技术交集。

封装基板同样需要在介质层与铜导体之间建立多层互连，其结构与高密度HDI PCB具有一定相似性。随着连接密度提高，有机基板、RDL和高密度互连开始面对更细线路、更小互连尺寸以及更复杂层间连接。

这也是PCB行业真正值得观察的地方：

先进封装并不是简单把PCB缩小，而是在把“板级互连”的一部分能力不断推向芯片附近。

线路越密，制造难点就从“做出来”转向“稳定做出来”

这种变化首先考验的是精细线路。

芯片之间需要传输大量数据，互连距离越短、密度越高，对线路图形和连接精度的要求也越高。进入高密度RDL等结构后，传统PCB制造中的线路、镀铜、层间互连等概念仍然存在，但加工尺度和良率控制已经进入更加精细的范围。相关高密度RDL工艺也在采用SAP等路线形成细线路。

其次是层间互连。

当单位面积需要容纳更多信号，单纯依靠表层走线已经不够，需要通过更复杂的多层结构建立垂直连接。对应到PCB制造端，人们熟悉的HDI、激光微孔、填孔电镀、层间对位等能力，也代表着电子互连向更高密度发展的共同方向。

再往后则是良率。

线路越细、连接点越多，局部缺陷产生的影响就越容易被放大。先进interposer的检测已经需要同时关注电气测试、线路缺陷以及micro-bump共面性等问题。

真正困难的不是把线路做细，而是做细之后还能保持稳定的一致性。

PCB的机会，不一定在直接制造interposer

对于普通PCB企业而言，先进封装扩产并不等于可以直接进入硅interposer或IC载板市场，两者在设备、材料、工艺体系和客户认证方面仍有明显差异。

更现实的机会，是AI硬件整体升级带来的PCB产品结构变化。

先进封装解决芯片内部和封装内部的高速互连问题，但一个AI服务器、加速卡或高性能计算系统最终仍需要通过PCB完成供电、信号传输以及器件连接。芯片I/O规模、功耗和传输速率继续提高后，板级端也会同步面对高多层、高密度互连、高速差分阻抗以及散热等要求。

这也是聚多邦持续布局高多层PCB、HDI、激光微孔及高速差分阻抗控制等制造能力的产业背景之一。它们与先进封装不是同一种制造工艺，却服务于同一条技术趋势：在越来越有限的空间里，完成越来越复杂的电子互连。

Hanmi FC Bonder 75的首批出货，因此不只是先进封装设备市场的一条新闻。

AI算力继续向多芯片、高带宽和高功耗发展后，电子制造的价值正在更多流向高密度互连环节。从interposer、package substrate一直到系统PCB，线路密度、层间互连、信号完整性、热管理和制造良率都会变得更加重要。

对PCB行业来说，下一阶段值得观察的并不是“能不能分到先进封装的蛋糕”，而是更具体的问题：当芯片内部已经进入高密度互连时代，与它连接的PCB，还能停留在原来的制造难度吗？