CoWoS外包边界继续扩大：先进封装正在重构PCB产业链

2026年8月，产业链消息显示，随着AI芯片需求持续推高先进封装产能压力，台积电正在进一步扩大CoWoS部分工序向日月光等OSAT厂商外溢的范围。需要区分的是，WoS（Wafer-on-Substrate）等后段环节此前已有外包合作，本轮更值得关注的变化，是过去主要由台积电内部完成的CoW（Chip-on-Wafer）环节也被报道开始扩大外包。与此同时，台积电官方披露，3.5倍光罩尺寸的CoWoS-L已于2024年进入量产，更大尺寸产品将在2026年陆续进入量产阶段。

供应链重构逻辑：先进封装从单点扩产走向产业协同

CoWoS扩产过去更多被理解为台积电自身资本开支增加，但当部分工序向OSAT外溢后，产业链逻辑开始发生变化。封测厂不仅承担传统封装和测试，还需要增加晶圆键合、基板组装、检测等先进封装能力，相应设备采购主体也从晶圆代工厂向日月光、矽品等封测体系扩散。近期行业信息已经显示，OSAT厂商正在增加相关设备投资，以承接持续扩大的先进封装需求。

这种变化意味着AI算力产业的瓶颈正在由GPU晶圆制造向封装、HBM、IC载板、PCB及光通信等多个环节扩散。野村此前也将WoS、IC载板、PCB/CCL及光学元件列为影响后续AI硬件放量的重要供应环节。先进封装因此不再只是半导体后道工艺，而开始成为连接晶圆制造、载板、PCB和系统制造的重要枢纽。

技术演进趋势：封装尺寸扩大正在向基板传导

CoWoS的核心价值，是将GPU、ASIC与HBM通过中介层和封装基板形成高密度互连。随着芯片数量、HBM堆叠数量和I/O规模增加，封装面积持续扩大，对RDL、中介层及ABF封装基板的线路密度、翘曲控制和热机械可靠性提出更高要求。台积电CoWoS-L正是通过RDL interposer、LSI等结构支持更大型HPC产品。

需要明确的是，ABF载板、硅中介层与普通PCB并不是同一种产品，传统PCB企业也不能简单跨越工艺边界直接替代IC载板厂商。但技术升级具有明显传导效应：芯片封装越复杂，服务器主板、加速卡、交换板和背板承担的高速通道也越多，16—40层以上高多层PCB、HDI/Any-layer、背钻以及mSAP 0.075mm及以下精细线路的重要性随之提高，部分下一代高速背板更进一步探索44层乃至78层结构。

因此，先进封装与PCB并非替代关系，而是上下游协同升级。封装负责芯片之间的超短距离互连，PCB负责将计算、存储、网络和电源系统继续向板级、机柜级扩展，两者共同决定AI系统的信号完整性和功率传输效率。

应用场景扩展：AI封装升级正在向系统端外溢

随着AI服务器进入更高带宽阶段，PCB侧的变化首先集中在高速互连。GPU、交换芯片和光模块之间的数据速率提升，使低损耗材料和关键高速差分±5%级阻抗控制成为重要制造指标；800G、1.6T光通信进一步增加高频高速PCB和光模块板需求，形成“先进封装—服务器PCB—高速交换—光通信”的完整技术链。

类似的系统集成逻辑还会向智能汽车、机器人和低空飞行器扩散。中央计算平台需要高多层HDI，摄像头、雷达和关节等狭小空间增加FPC及刚挠结合板需求，电源、电机驱动和高压系统则推动厚铜高功率PCB发展。先进封装推动的高密度集成，最终会通过芯片性能提升向整个电子制造体系传导。

制造体系重塑：PCB竞争进一步向精密制造靠拢

对于PCB行业而言，CoWoS扩产带来的机会并不是简单进入先进封装，而是承接其向系统端释放的制造需求。聚多邦目前可围绕1—40层高多层PCB、HDI、FPC/刚挠结合板及厚铜PCB提供研发制造支持，并结合0.075mm级精细线路、部分高速差分±5%阻抗控制和DFM前置评审，为AI硬件、高速通信、汽车电子及机器人等相关板卡提供样板和中小批量验证。

随着芯片封装密度提高，板级装联同样面临更细间距BGA、更高器件密度和更复杂热管理要求。通过PCB+SMT+PCBA一站式交付，以及IQC、SPI、AOI、3D X-Ray等检测环节，可以进一步覆盖从线路制造到SMT高密度贴装的质量控制。

CoWoS外包范围扩大释放出的核心信号是：AI算力竞争正在从单颗芯片向整个先进制造体系扩散。晶圆、先进封装、IC载板、高多层PCB、光通信和PCBA之间的技术边界仍然存在，但协同关系正在加强。对于PCB产业而言，真正的增量机会不在于替代先进封装，而在于跟随算力系统一起进入更高密度、更高速率和更复杂的互连时代。