从78层正交背板到半导体级制造：AI算力正在重构PCB价值体系

2026年8月21日，据捷配PCB相关产业信息，英伟达Rubin Ultra NVL576平台采用78层M9级正交背板，以高密度刚性PCB承担原本由大量铜缆完成的GPU互联功能。随着板层数、信号速率和互连密度同步提升，这类超高层算力背板在层间对准、曝光精度、蚀刻均匀性、钻孔与电镀一致性等方面的制造要求已明显逼近半导体级精密加工标准。PCB由传统电子连接载体向高密度系统互连平台演进，“半导体化”正在成为AI算力驱动下高端PCB制造的重要技术方向。

制造体系重塑：78层背板改变的不只是层数

传统PCB制造的核心矛盾更多集中在成本、面积利用率和规模生产，而78层正交背板把竞争逻辑转向了精度和良率。层数越高，芯板涨缩、压合偏移、钻孔位置误差都会被逐级放大，一处微小偏差可能在后续几十道工序中形成累积误差，最终影响整板可靠性。

更重要的是，正交背板承担高速互联后，PCB不再只是结构支撑件，而开始替代部分高速铜缆功能。112G、224G级信号对材料Dk/Df稳定性、铜箔粗糙度以及线路一致性提出更严格要求，高速差分阻抗控制逐步进入±5%级制造窗口。制造能力也从“把78层压在一起”升级为“让78层在高速条件下稳定工作”。

这也是所谓“半导体化”的真正含义：不是PCB工厂变成晶圆厂，而是过程控制思想开始趋同——更严的环境控制、更精密的曝光与对位、更高等级的在线检测，以及对制程波动的统计化管理。

技术演进趋势：从高多层走向高密度、高精度协同

AI服务器正在形成16—78层甚至更高层数的PCB产品梯度，但层数增加只是表象。计算板、交换板、中板和背板的技术路线正在同时向HDI、Any-layer以及精细线路升级，局部高密度区域开始采用mSAP等工艺实现0.075mm及以下线路，以提升单位面积互连能力。

这条路径与IC载板、先进封装的演进逻辑越来越接近。半导体封装依靠微凸点、RDL和基板完成芯片间高速互连，而高端PCB则通过激光微孔、高多层叠构和超细线路承接系统级互联。二者虽然精度等级仍存在明显差异，但制造技术正在形成连续梯度。

同时，AI硬件功率密度快速提升，厚铜高功率设计也开始与高速信号结构并存。一块服务器板既要处理高速差分信号，又要承担更高电流供电，这使材料、铜厚、阻抗、散热和板翘控制相互耦合，高端PCB正在从单一工艺升级走向多物理场协同制造。

产业边界外延：高端工艺会向更多应用下沉

AI算力率先把PCB推向技术极限，但这种能力不会只停留在服务器。1.6T光模块和CPO正在采用更高阶HDI和mSAP结构；智能汽车中央计算平台正在提高板层数和高速接口数量；机器人主控板向小型化HDI发展，同时大量采用FPC和刚挠结合板；低空飞行器则需要兼顾高可靠、轻量化和厚铜功率设计。

因此，78层正交背板的意义不仅在于创造一个极高端产品类别，而在于它会拉高整个PCB行业的设备、材料和工艺基准。先进曝光、激光加工、高深径比钻孔、VCP电镀和在线检测等能力成熟后，会逐步向其他高可靠产品迁移。

这一过程与半导体设备行业类似：最高端制程首先为少数应用服务，但设备精度和工艺能力一旦形成，最终会向更广泛的制造场景扩散。

高端制造能力跃迁：竞争从产能转向工艺体系

PCB“半导体化”最直接的产业结果，是高端产能的进入门槛显著提高。未来决定竞争力的，不再只是拥有多少平方米产能，而是能否稳定制造高层数、细线路、小孔径、高速材料和复杂叠层，并在批量生产中保持一致良率。

面向这一趋势，聚多邦持续完善高多层PCB、HDI、FPC及刚挠结合板制造能力，并围绕0.075mm级精细线路和高速差分±5%阻抗制造控制强化工艺积累。同时，通过PCB+SMT+PCBA一站式交付，将高密度SMT贴装与IQC、SPI、AOI、X-Ray等检测环节衔接，为AI算力、光通信、智能汽车及机器人等产品提供从研发验证到批量制造的配套支持。

从更长周期看，78层正交背板真正改变的是PCB行业的价值逻辑。过去PCB更多按照面积、层数和材料计算价值，而在高端算力平台中，层间对准、线路精度、阻抗一致性和量产良率正在成为新的定价核心。PCB正在从“按平米制造”的传统工业品，逐步转向“按工艺能力定价”的精密电子制造环节。