AMD Helios机架级AI系统全面量产，英伟达Vera Rubin平台七芯协同出货——层数翻倍、信号速率翻倍、功率密度翻倍，AI服务器PCB正式进入"三高"极限时代。

一、算力进入"机架级"时代

AMD Helios机架级AI系统已全面量产：单机架72颗GPU+18颗Venice CPU（2nm/PCIe 6.0），18个计算托盘在120kW+功耗下输出2.9 Exaflops FP4算力，全液冷设计。

英伟达Vera Rubin平台以七款协同芯片矩阵亮相——Rubin GPU+Vera CPU+NVLink 6.0+高速网卡+DPU，互联带宽达260TB/s，同等功耗下AI吞吐量较Blackwell提升10倍。英伟达官方将"高频PCB"列为五大核心受益赛道之一。

两大平台的量产，标志着AI服务器PCB进入全新的技术难度区间。

二、"三高"挑战拆解

挑战一：超高层数——从30层到60层的制造鸿沟

Blackwell时代AI服务器主板普遍20-30层。进入Helios/Vera Rubin世代，GPU基板（OAM/UBB）及高速互联背板层数飙升至40-60层以上，部分NVLink交换板逼近70层。

层数翻倍绝非简单"多压几次"。以60层板为例，单次压合累计公差需控制在±10μm以内，任何一层的微小偏移都可能在后续工序中被放大为通孔断裂或层间短路。这要求制造商具备多次积层压合的稳定工艺窗口和全流程对位补偿能力。

挑战二：超高速信号——224Gbps PAM4的材料体系重构

PCIe 6.0将信号速率从32GT/s推至64GT/s，224Gbps PAM4调制成为主流。从112Gbps到224Gbps，信号频率翻倍，材料从M7级（Df≤0.003@10GHz）向M8/M9级（Df≤0.002@10GHz）全面升级。更低损耗意味着更严格的树脂配方控制、填料分散工艺和铜箔表面粗糙度管控。

阻抗控制精度从±10%收紧至差分阻抗±5%。在60层板中保持全板阻抗一致性，需要从叠层仿真、压合介电常数实测到TDR全检的闭环管控能力。

挑战三：超大电流——120kW+机架功率下的厚铜革命

单机架功耗从60kW跃升至120kW+，供电架构向48V甚至更高电压演进。电源层和功率母排采用3-6oz厚铜设计（传统产品通常1-2oz）。厚铜蚀刻侧蚀量显著增大，线宽公差需控制在±0.05mm以内；厚铜层压时树脂流动和填胶行为截然不同，气泡、空洞风险成倍增加。

三、液冷环境下的可靠性新课题

全液冷是两大平台的共同选择。PCB在液冷环境中长期运行，面临冷却液化学兼容性和温差循环疲劳双重考验。冷却液对PCB表面的长期浸润效应要求阻焊膜附着力和表面处理层（ENIG/ENEPIG）的抗腐蚀能力达到更高标准。系统启停带来的温度循环（典型15°C-55°C）则对焊点可靠性和层间结合力提出更严苛要求，需通过THB试验和热冲击循环试验验证长期稳定性。

四、工艺门槛：谁能接住这张考卷？

"三高"叠加将AI服务器PCB制造门槛提升至前所未有的高度，制造商需在以下维度建立核心能力：

高多层量产经验： 具备成熟的2-16层及以上高多层板量产能力，掌握多次压合、对位补偿和深孔电镀工艺Know-how。

阻抗精密管控： 从叠层仿真到成品TDR全检，建立差分阻抗±5%的全流程闭环管控体系。

材料驾驭能力： 熟悉M7至M9级超低损耗材料的加工特性，精准把控工艺窗口。

前置DFM评审： 在设计阶段即介入制造可行性分析，提前识别层叠结构、走线密度、厚铜蚀刻等风险点。

体系化品控： 从来料IQC到SPI、3D AOI全检、3D X-Ray重点抽检及100% FCT功能测试，建立全流程四级品控体系。

以聚多邦为例，作为PCBA全流程服务商，已积累高多层2-16层板、HDI板及阻抗控制板的成熟量产经验，差分阻抗管控精度达±5%，通过四级品控体系实现全流程质量闭环。48小时快速报价与打样响应能力，在AI服务器快速迭代节奏中具备显著交期优势。DFM前置评审将制造经验注入设计环节，有效缩短原型到量产的转化周期。产品全面符合FCC/CE/RoHS/REACH海外出口合规要求。

五、结语

从Helios的72颗GPU到Vera Rubin的七芯协同，AI算力的每一次飞跃都在重新定义PCB工艺的能力边界。"三高"之下，PCB不再只是信号承载体，而是决定AI系统性能上限的核心基础件。具备高多层工艺积累、精密阻抗管控和全流程品控体系的PCB服务商，将成为AI基础设施产业链中不可或缺的关键一环。

本文由聚多邦技术团队撰写，如需了解高多层PCB/PCBA制造工艺详情或获取快速报价，请访问聚多邦官网。