2026年，AI算力基础设施进入新一轮爆发式增长期。全球光模块市场在800G向1.6T全面跃迁的浪潮中，正式迎来了1.6T商业化元年——据高盛、LightCounting及ICC讯石等多家机构预测，2026年全球1.6T光模块需求将突破860万只，部分乐观场景下达1500万至2000万只；800G与1.6T合计出货量预计达7000万至8000万只。其中，仅英伟达一家的1.6T需求就超过500万只，谷歌、Meta等北美云厂商的采购目标均已上调至数百万只量级。

这场由AI大模型训练集群驱动的光互联革命，不仅重塑了上游光芯片和光模块的产业格局，更将高频高速PCB制造工艺推向了前所未有的技术极限。当单通道速率跃升至200G SerDes级别，当硅光技术渗透率在2026年一举突破72%，传统PCB工艺已触及天花板——谁能率先突破高频高速板材选型、阻抗精密控制、mSAP精细线路制造、层间高精对位这四道工艺关卡，谁就能在1.6T光互联产业链中占据核心席位。

一、高频高速板材：M9/M10级CCL是1.6T的"基础货币"

1.6T光模块PCB对板材的电气性能要求，远超上一代800G产品。每一代光模块速率翻倍，对PCB信号传输损耗的要求就呈指数级上升——这不是可以"将就"的指标，而是直接决定模块能否正常工作的物理底线。

介电常数（Dk）和介质损耗因子（Df） 是评估高频板材的两大核心指标。Dk决定信号在介质中的传播速度，Df则决定信号在传输过程中的能量损耗程度。1.6T光模块工作在50GHz以上的频段，要求PCB基材的Df值低于0.002，M9级超低损耗覆铜板的Df典型值已压缩至0.0018至0.002之间，相比传统FR-4基材（Df约0.020）降低了整整一个数量级。这意味着在10GHz以上的高频场景下，信号衰减降至原来的十分之一，200G PAM4调制信号才能在PCB走线上完整传输而不产生严重失真。

当前主流M9级高速覆铜板采用碳氢树脂体系搭配石英纤维布（Q布） ，介电常数Dk稳定在2.8至3.1之间，热膨胀系数（CTE）控制在≤7 ppm/°C，玻璃化转变温度（Tg）高于200°C，可承受260℃以上高温回流焊。以生益科技为代表的国内CCL龙头，其M9级产品已通过英伟达Rubin平台认证并实现规模量产供货。

面向3.2T及Rubin Ultra平台正交背板需求，M10级材料已启动测试。相较于M9，M10引入含氟碳氢树脂或改性PTFE复合体系，将Df进一步降低至0.001至0.0015区间，PTFE的Dk更可低至2.1、Df低至0.0005——但其机械加工难度和成本也相应大幅提升，目前仍处于产业化前夜。对于当下1.6T光模块PCB制造而言，M9级板材是现实可行的最优选型。

在铜箔选型上，1.6T光模块PCB信号层必须采用HVLP（超低轮廓铜箔） ，其表面粗糙度Rz通常要求≤2μm，以减少高频下的趋肤效应损耗。厚铜箔用于散热区域（大电流供电平面和热传导区），薄铜箔用于信号层——这一"厚薄分立"的铜箔策略，是高频板材体系不可或缺的配套工艺。

二、mSAP工艺：跨越"减成法极限"的工艺革命

传统PCB减成法（Subtractive Process）的线宽极限约为30μm，而1.6T光模块PCB的精细线路要求已推进至15至25μm线宽线距，部分CPO/NPO共封装方案的线宽需求更收窄至10μm级。传统工艺已无法满足这一精度要求，mSAP（Modified Semi-Additive Process，改良型半加成法） 成为1.6T光模块PCB制造的必选工艺路径。

mSAP的核心逻辑是"先种线路再蚀刻"：在基材上沉积1.5至5μm的超薄铜种子层后，通过光刻工艺定义线路图案，再选择性电镀加厚至目标铜厚，最后闪蚀去除种子层。这一工艺路线带来了两个关键优势：

第一，线路精度大幅提升。 mSAP可实现20至40μm线宽/线距，阻抗公差从传统减成法的±10%压缩至**±5%以内**，侧壁截面近乎矩形而非梯形——这一差异在毫米波频段至关重要：梯形截面的阻抗不连续性会在高频下引发显著的信号反射，而矩形截面则消除了这一隐患。

第二，信号传输损耗显著降低。 矩形走线的几何一致性使电磁场分布更加均匀，减少了不连续点带来的辐射损耗和串扰，信号完整性远优于传统工艺。对于200G/lane SerDes的高速信号，眼图的开启度和误码率（BER）直接取决于PCB走线的阻抗一致性和损耗控制水平。

mSAP工艺对载体铜箔（可剥离超薄铜箔）的需求极高。目前全球90%以上的载体铜箔市场份额被日本三井金属垄断，这种2至3μm超薄可剥离铜箔的交期已长达3至4个月，成为mSAP产能扩张的核心瓶颈。国内方邦股份、德福科技等厂商正在加速推进载体铜箔的国产化，已通过深南电路、胜宏科技等头部PCB厂商的验证，2026年下半年起将逐步释放产能。

三、阻抗控制精度：±5%背后的全链路工程

200G/lane SerDes信号对PCB阻抗控制精度的要求，是当前制造业中最高等级的民用阻抗标准之一。以100Ω差分阻抗为例，±5%的容差意味着实际阻抗需控制在95Ω至105Ω之间，单端50Ω阻抗的偏差则需控制在±2.5Ω以内。一旦阻抗偏差超出这一范围，PAM4调制信号的眼图将出现顶部塌陷或底部噪声抬升，误码率将从10?12量级骤升至10??甚至更高，直接导致AI集群内部GPU高速互连的通信失效。

阻抗控制的本质是对单位长度电感（L'）和电容（C'）比值的精确管控，其关系式为 Z? = √(L'/C') 。在微带线结构中，特性阻抗由线宽（w）、介质厚度（h）、铜厚（t）和基材介电常数（ε?）共同决定——每一个参数在制造过程中都存在波动：蚀刻工序的线宽偏差通常在±0.5mil以上；层压工序中半固化片（PP）的厚度波动可达±10%；铜箔初始厚度和电镀均匀性进一步叠加误差。

为实现±5%的阻抗精度，制造商需要从设计阶段就与PCB板厂深度协同。以IPC-2141A《高速电路中可控阻抗电路板设计指南》标准为技术框架，结合场求解器（Polar SI9000、Ansys HFSS等）进行精确建模，并预留足够的工艺余量。在制造端，需要采用LDI（激光直接成像） 替代传统菲林曝光实现精细线路图形，严格控制压合工艺的参数稳定性，并引入TDR（时域反射计）进行100%全测——每一个阻抗通道的实测曲线与仿真模型的偏差，均需在验收标准范围内。

差分阻抗的设计还需考虑两根走线之间的耦合系数（k）和间距（s），其近似计算公式为 Zdiff ≈ 2Z?(1 - k) 。紧耦合（小间距）会显著降低差分阻抗，因此设计100Ω差分对时，其单端阻抗通常需要偏离50Ω基准值来补偿耦合效应。走线长度差也必须控制在5mil以内，以避免时延差引发同步问题。

四、层间对位精度：HDI多层结构的核心挑战

1.6T光模块PCB通常采用8至16层HDI（高密度互连）结构，以盲埋孔（Build-up）工艺实现高密度布线。当前主流产品普遍采用2阶乃至3阶HDI设计，盲孔直径小于0.1mm（4mil），层间对位精度要求控制在±10μm以内——这一精度水平直接对标IC封装基板，对钻孔精度、层压对位和树脂流动控制均提出了严苛要求。

层间对位偏差超出10μm时，会导致埋孔与内部走线的"断路"或"偏心"，导致开路或阻抗异常。对于200G/lane SerDes信号，哪怕微小的对位偏差叠加阻抗不连续点，也会引发累计性信号完整性问题。在量产实践中，高阶HDI板的对位良率是衡量制造商工艺成熟度的核心指标之一。

此外，CPO（共封装光学）和NPO（近封装光学）方案的兴起，给PCB带来了光电混合集成的全新挑战。CPO光模块PCB需同时承载高频电信号传输、集中式热源散热和光电混合集成三大任务，热导率需达到1.2W/(m·K)以上，散热过孔阵列的孔径通常为0.2至0.4mm，内壁镀铜后与底层大面积铜皮连通，形成垂直散热通道。英伟达Spectrum-X硅光CPO交换机已于2026年6月全面进入production阶段，标志着CPO正式从概念走向规模部署。

五、量产实践：良率与成本的平衡艺术

1.6T光模块PCB的制造，是一场在微米级精度、高端材料稀缺和工艺复杂度三重约束下寻求量产可行性的工程极限挑战。

当前行业头部厂商的良率水平已显著分化：深南电路mSAP+高多层HDI综合良率超过85%，胜宏科技mSAP+6至8阶HDI良率达到70%至80%，景旺电子精细线路（10/10μm）量产良率超过80%。而缺乏mSAP专用产线和高端板材供应链支撑的中小厂商，良率普遍在30%至50%之间徘徊，量产经济性堪忧。

聚多邦深耕高频高速PCB制造领域多年，已建立完整的1.6T光模块PCB量产能力体系。在板材选型端，聚多邦可提供M9/M10级超低损耗高速覆铜板的稳定供应渠道，涵盖Dk≤3.1、Df≤0.002的M9级材料及改性PTFE复合体系选型；在工艺能力端，聚多邦掌握mSAP改良型半加成法全套制程，线宽/线距可稳定实现15μm级别，差分阻抗管控精度达±5% ，对应单端50Ω阻抗±2.5Ω的精密控制，线宽精度达±5μm；在检测能力端，聚多邦配备100% TDR时域反射计全测能力，逐通道验证阻抗曲线与设计模型的一致性；在产品结构端，聚多邦支持高多层2至16层PCB、HDI任意阶次的设计与量产，兼容从LPO到NPO/CPO的全系列光模块封装方案；在品质管控端，聚多邦建立四级品控体系，覆盖来料检验、过程SPC监控、成品全测和可靠性验证全流程，确保每一交付批次符合IPC-2141A、IEC 61188-1-1等国际标准的技术要求。

结语

2026年，是AI算力光互联产业链从"技术验证"迈向"规模量产"的分水岭。1.6T光模块的爆发式需求，正在倒逼PCB制造工艺完成一次从材料体系到加工精度、从设计方法到品控体系的全面升级。M9/M10级高频高速板材、mSAP精细线路工艺、±5%阻抗精密控制、盲埋孔HDI层间对位——这四项工艺能力，共同构成了1.6T光模块PCB制造商的核心技术壁垒。

在硅光技术渗透率突破72%、CPO进入量产前夜、200G EML芯片供需缺口逾30%的产业大潮下，PCB已从"被动配套元件"跃升为AI算力基础设施中不可或缺的核心功能层。谁能率先打通高频高速PCB的全工艺链条，谁就掌握了这轮AI算力革命的关键话语权。