AI算力产业正在进入一个新的分水岭阶段。谷歌TPU v9升级版Triggerfish由联发科获得100–200万颗独家新增订单，这一变化的意义不仅在于芯片供应链的重构，更在于AI定制芯片生态正在从“标准化采购”走向“深度定制化设计与绑定交付”。在这一过程中，封装基板与高端PCB正在从配套角色转变为算力系统稳定性的关键变量。

AI芯片供应链重构，定制化成为主导趋势

过去十年，AI芯片供应链主要由少数IDM与设计公司主导，形成以标准GPU与通用TPU为核心的算力体系。但随着模型规模持续扩张，单一通用架构逐渐难以满足不同场景需求，定制化AI芯片开始成为主流方向。

谷歌TPU v9引入联发科参与设计与供应链体系，意味着AI芯片产业从“垂直整合”进一步走向“分布式设计+多供应商协同”的新模式。

这一变化的本质，是AI算力体系从通用计算平台转向面向模型优化的专用计算架构。芯片设计不再仅围绕性能提升，而是围绕“模型效率最大化”进行系统级优化。这种结构性转变，使上游封装与互连体系的重要性同步提升。

百万级AI芯片交付，封装基板进入集中释放周期

100–200万颗TPU v9芯片的新增订单，意味着未来AI算力基础设施将进入新一轮密集交付周期。这一规模直接对应数百万级封装基板需求，并将同步带动AI服务器系统扩张。

在AI芯片中，封装基板承担着GPU/TPU与外部高速互连之间的关键桥梁作用，其性能直接决定数据传输效率与系统稳定性。

随着TPU v9升级，其内部互连架构进一步复杂化，对封装基板提出更高要求，包括更高层数密度、更精细线路能力以及更低信号损耗特性。

特别是在2.5D/3D封装体系中，硅中介层与有机基板协同工作，使得封装结构从二维扩展至三维，这对基板加工精度提出了显著挑战。

在这一过程中，封装基板已不再是单一材料层，而是承载高速信号与电源完整性的核心结构单元。

高速互连驱动PCB升级，系统级复杂度持续上升

随着TPU v9进入规模化应用阶段，AI服务器架构将同步扩展。这意味着每颗AI芯片都需要配套多层高速互连PCB，包括主板、加速卡基板、电源管理板以及交换互连板。AI芯片算力密度提升带来的直接结果，是PCB设计复杂度显著增加。

高多层PCB（16–78层）在AI服务器中的应用比例持续上升，用于支撑复杂供电分区与高速信号路由；HDI与Any-layer结构成为主流，用于实现多芯片之间的高密度互连；mSAP工艺在0.075mm级别精细线路中的应用不断扩大。与此同时，在高速信号传输场景中，阻抗控制精度成为影响系统稳定性的关键因素，任何微小偏差都可能影响AI集群整体性能。此外，刚挠结合板与FPC柔性结构也开始在高密度服务器与复杂散热架构中应用，用于优化空间布局与热管理路径。在制造层面，能够实现高多层HDI制造、支持mSAP精细线路加工，并具备高频高速PCB能力与规模化SMT贴片交付能力的平台，通过IQC、SPI、AOI、X-Ray等多层级质量控制体系保障一致性，将更容易进入AI定制芯片供应链体系。

AI定制芯片生态扩张，供应链权力结构发生迁移

联发科切入谷歌TPU供应链，本质上意味着AI芯片产业的供应链权力正在发生转移。过去，AI芯片由少数巨头垂直控制设计、制造与封装环节；而在定制化趋势下，设计公司、系统厂商与代工企业之间的边界正在变得模糊。这种变化使封装与PCB供应链从“后端制造环节”上升为“系统性能影响因素”，其重要性显著提升。随着AI芯片出货规模扩大，封装基板与高速PCB不再是被动响应需求，而是需要提前参与系统设计协同。供应链从“订单驱动”转向“架构驱动”，意味着制造端必须具备更强的工程参与能力与跨阶段协同能力。

AI算力系统进入工业化阶段，PCB成为关键承载底座

从TPU v9到AI服务器集群，从单芯片算力提升到系统级协同优化，AI产业正在进入工业化部署阶段。这一阶段的核心特征，不再是单点技术突破，而是系统级工程能力的全面整合。在这一过程中，封装基板与高端PCB成为连接芯片与系统的关键物理层，其稳定性、精度与可靠性直接决定AI算力系统的整体效率。未来AI算力竞争，将不再局限于芯片算力本身，而是延伸至封装结构、互连体系与PCB制造能力的综合竞争。在这一趋势下，高多层PCB、HDI结构、高频高速材料体系以及先进封装基板，将共同构成AI定制芯片时代的核心基础设施层。AI算力的扩张，正在把PCB从“电子连接件”推向“系统级算力基础设施”的关键位置。