您是否也遇到这些Layout设计难题？
DO YOU ALSO ENCOUNTER THESE LAYOUT DESIGN PROBLEMS?
反复沟通耗时长
需求变更像打地鼠？
需求变更像打地鼠？
内部缺人
设计周期被迫拖延？
设计周期被迫拖延？
设计错误频发
返工成本高到怀疑人生？
返工成本高到怀疑人生？
多方对接混乱
交付周期无法保障？
交付周期无法保障？
Layout设计能力
LAYOUT DESIGN CAPABILITIESPCB设计能力
-
层数可达40层
-
PIN数≤60000
-
BGA间距≥0 20MM
-
通讯号≤12G（差分讯号）
-
线宽≥2MIL（HDI）
-
线距≥2MIL（HDI）
-
BGA-PIN数≤2500
-
价格HDI任意层互聊（ELIC）
设计周期 · 快至3天交付
DESIGN CYCLE·DELIVERY AS FAST AS 3 DAYS单板PIN数/设计交期（工作日）
- [≤1000PIN] 3-5天
- [2000-3000PIN] 5-7天
- [≥4000PIN] 8-12天
- [≥6000PIN] 12-15天
- [≥8000PIN]15-18天
- [≥10000PIN] 18-20天
- [≥14000PIN] 20-22天
- [≥16000PIN] 22-30天
注：以上周期为常规项目参考，加急项目可压缩30%周期
设计流程
DESIGN PROCESS
- 客户需提供资料
- 原理图(DSN或POWERLOGIC)、网表、封装、结构图(DXF)需新建库的器件资料、设计要求等。
- 布局、布线评审
- 依据设计规范、设计指导书、客户设计要求以及相关CHECKLIST进行。项目启动后，我方工程师进行原理图DRC检查 ，结构核对等电气设计要求，有问题第一时间反馈EQ记录给客户。
- 客户布局确认
- 提供布局档案、结构档案供客户进行布局审查；客户确认布局合理性、层叠方案、阻抗方案、结构、封装，并确认布线参数。
- 设计资料输出
- PCB源文件、GERBER档案、装配档案、钢网档案、结构档案等PCB LAYOUT设计完成后，我方工程师进行互检，包括DFM检查，QA检查，EMC检查，客户确认OK后,出GERBER等生产文件。
为什么超过10,000家客户信任捷多邦？
WHY DO MORE THAN 10,000 CUSTOMERS TRUST JDB?资深工程团队
30+工程师平均8年经验
← 服务华为/大疆等头部客户
全流程在线协同
客户、FAE、设计师
三方实时同步
设计+制造一站式交付
无缝对接
打样与量产
全流程质检机制
3轮DRC检查
杜绝低级错误
交付样例&客户反馈
DELIVERY SAMPLES & CUSTOMER FEEDBACK
某工业自动化客户
“从首次沟通到交付仅用5天，比原计划提前3天”
某智能穿戴客户 CTO
“和捷多邦配合非常顺畅，FAE响应迅速，设计师懂我们行业，图纸一次就过”
某新能源客户研发负责人
“我们以前自己做Layout经常出问题，交给捷多邦后，交期快、图纸也更规范了”
某医疗电子客户 项目经理
“不只是画图，更像一个能站在制造角度思考的设计团队”
400-852-8880
