当年在做一款 高端服务器核心板 的时候，我们尝试了埋容埋阻。结果一路踩坑，直到打了几轮样板才逐渐摸清门道。总结下来，有几个点特别容易中招。
1. 电容值设计过于理想化
很多新人一上来就希望用埋容替代大量去耦电容，结果发现算出来的面积根本不够。埋容的单位面积电容有限，叠层设计再怎么优化，也替代不了大容量电容。如果前期没把实际可实现值算清楚，最后要么电源噪声不过关，要么只能临时加贴片电容，反而更尴尬。
2. 阻值精度被忽视
埋阻工艺本身受材料均匀性和蚀刻精度影响，阻值浮动比普通贴片电阻大。我们当时在做差分终端匹配时，原本希望靠埋阻来节省布线面积，结果阻值偏差导致眼图劣化，不得不重新调整方案。后来才明白，埋阻更适合做非关键精度的电阻，比如上拉/下拉，别把它当精密电阻用。
3. 工艺窗口没和板厂确认
这是踩坑最多的一次。我们最初的叠层设计考虑了埋容，但没和厂商确认他们能做到的最小厚度和容差，结果实际加工时完全对不上设计值。那一批板几乎全军覆没，浪费了一大笔开发经费。从那之后，经验就是：埋容埋阻一定要在设计初期就和厂商沟通工艺窗口，而不是等到图纸画完再扔过去。
4. 调试和返修难度被低估
做完样机发现某些电源噪声超标，想临时调整埋容容量，根本不可能。贴片电容还可以临时加，这个改不了，只能重新打样。对项目周期是极大的拖累。所以后面我们会保留一部分外部贴片器件，用来做“保险”。
5. 成本和良率的现实问题
最后一点很现实，埋容埋阻一定会带来成本和良率压力。如果没有特别明确的性能或空间需求，贸然上这种工艺，很可能最后收益抵不上风险。
埋容埋阻确实能解决一些高端产品的痛点，但设计过程中的坑很多。经验就是——别高估它的能力，别低估它的复杂度，前期和工厂充分沟通，把关键参数掂量清楚，才能避免“交学费”。
the end
400-852-8880
