全球PCB打样服务提供商 - 无论多急,都能如期

板子尺寸:

×

数量:

板子层数:

四层阻抗板 四层阻抗PCB板生产 四层阻抗板生产打样就找捷多邦

四层阻抗板

四层阻抗板 图

四层阻抗板

阻抗板的定义

一种好的叠层结构就能够起到对印制电路板特性阻抗的控制,他的走线可形成容易控制和可以预测的传输线结构,这中PCB板叫做阻抗板。

PCB板阻抗的匹配

  在印制线路板中,若有信号传送时,希望由电源的发出端起,在能量损失最小的情形下,能顺利的传送到接受端,而且接受端将其完全吸收而不作任何反射。要达到这种传输,线路中的阻抗必须和发出端内部的阻抗相等才行称为“阻抗匹配”。在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值与走线方式有绝对的关系。例如,是走在表面层(Microstrip)还是内层(Stripline/Double Stripline)、与参考的电源层或地层的距离、走线宽度、PCB材质等均会影响走线的特性阻抗值。也就是说,要在布线后才能确定阻抗值,同时不同PCB生产厂家生产出来的特性阻抗也有微小的差别。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,此时,在原理图上只能预留一些端接,比如串联电阻等,来缓和走线阻抗不连续的效应。能够解决的根本方法是布线时尽量注意避免阻抗不要持续性的出现。

四层PCB阻抗板的设计要求

影响四层阻抗板阻值的因素
影响PCB板阻抗的因素有很多,是在不能一一列举,所以我们来说说主要的方面,这些主要的方面包括:

  1.  线宽 / 线距 : 线宽,与阻抗成反比 [线宽愈细 , Z0值愈高], 线距,与阻抗值成正比 [Spacing愈小 , Z0值愈低]
  2. 铜厚: 铜厚,与阻抗值成反比 [铜愈厚 , Z0值愈低] 
  3.  介电层厚度: 线路层与地层间介电层厚度,与阻抗值成正比,[介電层愈厚 , Z0值愈高] 
  4. 介电层常数: 介电质常数,与阻抗值成反比 [Er值愈高 , Z0值愈低] 
  5.  绿油厚度: 綠油厚度,与阻抗值成反比[绿油愈厚 , Z0值愈低]       
控制阻抗板的流程测试
  1. A. 在压板完成后打切片测量板的介质厚度,并进一步计算估计蚀刻线的上下限的控制(阻抗线的蚀刻变化控制在线宽的10%以内) 
  2. B. 特性阻抗的第一次测试放在蚀刻QC的后面,并给定阻抗参考值;如阻抗条设计在出货套板内的板,其最终阻抗值的测量放在ET的后面,如阻抗条设计在出货套板外的板,其最终阻抗值的测量放在成型工序前的一个工序做(单独列出一个工序栏)
设计阻抗测试条
  1. 圆PAD表示与对应的信号层信号线连接,方PAD表示于对应的屏蔽层铜皮相连接。 
  2. 在层对应的PAD旁边标注1、2、3、..字样,以便于测试、区分层别;
  3. 所有测试孔的孔径为1.0mm左右,另需加锣板管位孔;
  4. 测试线的宽度为指定的信号线的宽度; 
  5.  测试线的两边加保护线或加銅皮,保护线或銅皮距离阻抗线0.25mm,保护线的宽度保证在0.25mm以上; 
  6.  阻抗测试线的长度保证在5″~6″,如果长度不够,可用样条曲线来保证阻抗测试线的有效长度; 
  7. 测试的方PAD和测试的圆PAD之间的距离保证为2.54mm;
  8. 在设计阻抗条时应避开V-CUT线,NPTH孔,距离板边10mm(min)
  9. 如果是设计在檔板上,檔板较窄时,可采用测试PAD放在两边其它正常放在同一侧即可

特性阻抗板的一些加工要求 

阻抗值的计算方式一般都是这样的:
8.0(98.5ln41.1/870TWHZr),所在的层不同、类型不同,他们的的阻抗所采用的具体公式有所区别,但是影响特性阻抗值的主要因素有: 

  1.  介质常数:取决于加工线路板使用的材料,FR-4材料的介电常数一般为:4.5~4.9之间,生产厂商计算一般采用为4.5 。
  2.  介质厚度:指的是控制该阻抗值的信号层对指定参考层的之间介质厚度。   
  3.  导线宽度、导线间距:单端阻抗线只需注明哪一层、哪种线进行阻抗控制;差分阻抗线除了注明前两个参数外,还需注明两个信号线之间的固定间距;  
  4.  导线厚度:取决于控制阻抗线是属于内层还是外层, 

相对于内层而言:当最小线宽和最小间距>5mil时内层线路的成品铜箔厚:33μm; 当最小线宽和最小间距≤5mil时内层线路的成品铜箔厚:15μm; 
相对于外层而言:当最小线宽≥10mil ,最小间距≥8mil时成品线路的铜箔厚为:70μm;当最小线宽<10mil ,最小间距<8mil时成品线路的铜箔厚为:40μm。