PCB阻抗±10%和±5%有什么区别？

PCB阻抗±10%和±5%的核心区别，是允许实际阻抗偏离目标值的范围不同。

例如设计目标为100Ω差分阻抗：±10%：允许约90～110Ω

±5%：允许约95～105Ω

看起来只相差5个百分点，但对PCB制造来说，±5%意味着线宽、线距、铜厚、介质厚度和材料Dk等参数都需要控制得更稳定，因此制造难度和成本通常更高。

一、阻抗公差是什么意思？

PCB阻抗通常会给出：目标阻抗 + 允许公差

例如：50Ω ±10%

表示允许范围约为：45～55Ω

如果要求：50Ω ±5%

则允许范围缩小为：47.5～52.5Ω

公差越小，允许的制造波动空间越小。

二、±10%和±5%差多少？

以常见阻抗为例：

目标阻抗   ±10%范围    ±5%范围

50Ω      45～55Ω     47.5～52.5Ω

90Ω      81～99Ω     85.5～94.5Ω

100Ω     90～110Ω     95～105Ω

因此，±5%的阻抗窗口只有±10%的一半。

三、为什么±5%更难生产？

PCB阻抗并不是只由线路宽度决定。

它同时受到：

· 线宽

· 差分线距

· 铜厚

· 介质厚度

· 材料Dk

· 阻焊

等因素影响。

这些参数在实际生产中都会存在一定工艺公差。

±10%允许一定范围的综合波动，而±5%需要把多个变量同时控制在更小范围内。

四、线宽为什么会影响阻抗？

对于常见微带线和带状线结构，线宽变化会导致阻抗发生变化。

生产中的蚀刻存在一定公差。

如果设计线宽本身已经非常小，例如3mil左右，再要求严格的±5%阻抗，制造窗口通常会进一步缩小。

因此：细线 + 严格阻抗，通常比普通线宽的阻抗控制更困难。

五、差分线距为什么也很重要？

90Ω、100Ω等差分阻抗不仅受到单根线路参数影响，还受到两根差分线之间耦合程度影响。

差分线距变化会改变耦合，从而影响差分阻抗。

因此，±5%差分阻抗需要同时稳定控制：线宽 + 线距。

对于精细线路，这种要求更加明显。

六、介质厚度为什么是关键参数？

高速信号层通常会参考相邻GND或Power平面。

信号层与参考层之间的介质厚度，会直接影响阻抗。

如果设计要求100Ω ±5%，但压合后的介质厚度波动较大，即使线路蚀刻非常准确，实际阻抗仍可能超出要求。

因此，严格阻抗PCB特别依赖稳定的：Core + PP + 压合厚度控制。

七、材料Dk为什么也要控制？

Dk即介电常数，是阻抗计算的重要参数。

不同材料型号、测试条件以及实际加工状态下的Dk可能存在差异。

因此，±5%阻抗项目通常更加重视：

· 固定材料型号

· 稳定材料批次

· 实际叠层

· 工程阻抗计算

尤其是高速低损耗PCB，更不能随意更换材料。

八、铜厚为什么也会影响阻抗？

PCB生产过程中实际铜厚并不是完全固定的。

基铜经过沉铜和电镀后，最终线路铜厚会发生变化。

铜厚变化会改变线路的实际截面，从而影响阻抗。

因此，严格阻抗项目需要同时控制：基铜 + 电镀铜 + 蚀刻后的实际线路结构。

这也是厚铜板做严格阻抗通常更加困难的原因之一。

九、阻焊会不会影响阻抗？

会，尤其是外层微带线。

阻焊覆盖在线路表面后，会改变线路周围的介质环境，从而对阻抗产生一定影响。

因此，阻抗资料最好明确：

· 阻抗线是否覆盖阻焊

· 是否开窗

不能计算时按照无阻焊，实际生产却覆盖阻焊。

十、±5%是不是一定比±10%信号更好？

不一定。

更严格的阻抗公差可以减少PCB阻抗波动，但整个高速链路性能还受到：

· Via

· Via Stub

· 连接器

· 走线长度

· 串扰

· 参考平面

· 芯片封装

等因素影响。

如果系统设计只需要±10%，盲目要求±5%不一定带来明显性能提升，反而可能增加制造难度和成本。

十一、什么情况下±10%通常可以满足？

大量常规阻抗PCB会采用±10%作为设计或制造要求。

例如部分：

· USB

· Ethernet

· LVDS

· DDR

· 常规高速数字接口

是否可以使用±10%，仍需要根据芯片规范和系统SI要求确定。

不能仅根据接口名称统一判断。

十二、什么情况下会考虑±5%？

以下项目更可能提出较严格阻抗要求：

· 高速SerDes

· AI服务器

· 高速交换机

· 高速网络设备

· 高性能计算

· 链路裕量较小的高速系统

尤其是数据速率较高、线路较长、Via和连接器较多时，系统可能希望减少PCB自身的阻抗波动。

但最终是否需要±5%，应由实际SI设计要求决定。

十三、±5%为什么可能增加PCB成本？

更严格的阻抗要求可能需要：

· 更稳定的材料

· 更严格的Core/PP控制

· 更精确的线路补偿

· 更严格的蚀刻控制

· TDR测试

· 更严格的过程管理

同时制造窗口变窄后，良率控制难度也可能提高。

因此，±5%阻抗PCB的成本通常可能高于常规±10%要求。

十四、±5%是不是所有PCB厂都能稳定做到？

不能只看厂家是否写着“支持±5%”。

真正需要确认的是：

什么材料？

什么层数？

什么线宽线距？

什么铜厚？

什么阻抗结构？

是否批量稳定？

例如：6mil线路 + 1oz + 常规材料

与：3/3mil + 高多层 + 高速材料 + 混压

即使都要求±5%，制造难度也完全不同。

因此，严格阻抗能力必须结合具体结构判断。

十五、设计±5%阻抗时要注意什么？

建议提前提供：

· 目标阻抗

· 阻抗公差

· 阻抗线路层

· 参考层

· 单端/差分类型

· 设计线宽

· 差分线距

· 材料型号

· 铜厚

· 阻焊状态

例如：L3｜L2参考GND｜100Ω Differential｜±5%

比单纯备注一句：“整板阻抗±5%”，更加明确。

十六、为什么打样前要让板厂确认阻抗？

PCB设计软件中的理论阻抗，并不一定等于板厂实际生产阻抗。

板厂需要结合实际：材料Dk、Core/PP、压合厚度、成品铜厚和蚀刻补偿重新计算。

因此，高速PCB更合理的流程通常是：确定材料 → 确定叠层 → 计算阻抗 → 确认线宽线距 → Layout定版 → 打样。

这样可以减少生产阶段重新修改阻抗线宽的问题。

十七、聚多邦PCB阻抗控制能力

聚多邦支持1～40层高频高速、高多层及HDI PCB制造。

常规阻抗控制可达±8%，部分高速差分场景可根据实际材料、叠层、铜厚和线路结构按±5%**要求进行制造控制。

针对严格阻抗项目，可结合Gerber、叠层、阻抗表、材料及线宽线距进行工程评估，并根据订单要求进行TDR阻抗测试。

对于AI服务器、高速交换机及高速通信PCB，建议在Layout阶段提前确认材料、叠层和阻抗公差，避免设计完成后再大幅调整线宽线距。

常见问题

1. 100Ω ±10%具体是多少？

约90～110Ω。

2. 100Ω ±5%具体是多少？

约95～105Ω。

3. ±5%一定比±10%好吗？

不一定。应该根据芯片规范、SI设计和链路预算确定，不建议没有必要地提高要求。

4. 阻抗±5%是不是只需要把线宽做准？

不是。还需要控制线距、铜厚、介质厚度、材料Dk和阻焊等参数。

5. PCB阻抗应该按设计值还是实测值判断？

最终制造通常需要结合实际叠层进行阻抗计算，并通过阻抗测试Coupon/TDR等方式验证实际制造结果。

结语

PCB阻抗±10%和±5%最直观的区别就是：±10%允许范围更宽，±5%允许范围缩小一半。

但对PCB制造来说，这背后意味着对：线宽、线距、铜厚、介质厚度、材料Dk和压合提出更严格的综合控制要求。

因此，并不是阻抗公差写得越小越好。

更合理的原则是：系统需要±10%，就没有必要盲目追求±5%；系统确实需要±5%，就应该从材料、叠层和Layout阶段开始按照±5%的制造窗口设计。