PCB阻抗测试为什么使用TDR？测试结果怎么看？

高速PCB中的受控阻抗线路，通常使用TDR进行检测。TDR通过向传输线注入快速上升沿信号，并分析信号在阻抗不连续位置产生的反射，计算线路沿途的阻抗变化。

与普通万用表测量电阻不同，TDR测量的是高速信号传播状态下的特性阻抗，而不是线路的直流电阻。测试报告不能只看一个平均值，还要结合目标阻抗、有效测试区间、曲线波动、测试条结构和判定公差综合判断。

一、什么是PCB特性阻抗？

当高速信号沿PCB走线传播时，走线、参考平面和介质共同形成传输线。信号在这条传输线上传播时，电压与电流之间的比值称为特性阻抗。

常见的PCB阻抗类型包括：

50Ω单端阻抗；

75Ω单端阻抗；

85Ω差分阻抗；

90Ω差分阻抗；

100Ω差分阻抗；

120Ω差分阻抗。

特性阻抗主要受以下参数影响：

成品线宽；

铜厚；

线到参考平面的介质厚度；

材料介电常数Dk；

差分线间距；

阻焊层厚度及介电特性；

走线类型和所在层；

蚀刻后的线路截面形状；

参考平面是否连续。

即使设计软件计算结果为50Ω，如果PCB压合厚度、线宽或材料参数发生偏差，成品阻抗仍可能偏离目标值，因此需要在制造过程中进行阻抗控制和测试。

二、什么是TDR？

TDR是Time Domain Reflectometry的缩写，中文通常称为时域反射测试或时域反射计。

TDR设备会向被测传输线注入一个上升沿很快的电压阶跃信号。信号沿线路传播时，如果沿途阻抗保持一致，反射较小；如果遇到阻抗发生变化的位置，就会有部分能量反射回测试端。

设备根据入射信号与反射信号之间的关系，计算出线路不同位置的阻抗，并以阻抗—时间或阻抗—距离曲线显示出来。

TDR不仅可以给出阻抗数值，还可以观察线路在哪个位置发生阻抗突变，因此特别适合PCB受控阻抗测试和传输线异常分析。

三、为什么PCB阻抗测试要使用TDR？

1. 特性阻抗不是直流电阻

普通万用表测量的是线路直流电阻，主要由铜线长度、宽度、厚度和铜电阻率决定。PCB高速线路的特性阻抗则由电场和磁场分布决定，与参考平面、介质厚度和介电常数密切相关。

一条50Ω特性阻抗线路的直流电阻可能不到1Ω。因此，用万用表无法判断这条线路的特性阻抗是否达到50Ω。

2. TDR可以模拟高速信号传播过程

TDR使用快速边沿信号激励传输线，能够让PCB走线表现出分布参数特性。测试状态更接近数字高速信号在走线中的实际传播过程。

3. 可以观察线路沿途阻抗变化

部分测试仪器只能给出一个平均值，而TDR曲线能够显示不同位置的阻抗变化。连接器、过孔、线宽变化、参考层切换和焊盘等阻抗不连续位置，通常会在曲线上形成波动。

4. 可以定位开路和短路

如果线路末端开路，反射信号通常向高阻方向变化；如果线路末端短路，反射则向低阻方向变化。通过反射到达的时间，还可以估算异常点距离测试端的位置。

5. 适合单端和差分阻抗测试

TDR可以检测单端传输线，也可以通过差分测试结构测量差分阻抗。对于USB、PCIe、HDMI、以太网和DDR等高速接口，差分阻抗测试是PCB制造验证的重要环节。

四、TDR测量阻抗的基本原理是什么？

当TDR输出的信号从参考阻抗为Z₀的测试系统进入被测线路ZL时，如果两者阻抗不同，就会产生反射。反射系数ρ可以表示为：

ρ＝（ZL－Z₀）÷（ZL＋Z₀）

根据反射系数，可以计算被测阻抗：

ZL＝Z₀×（1＋ρ）÷（1－ρ）

其中：

Z₀为测试系统或入射传输线的参考阻抗；

ZL为被测线路阻抗；

ρ为反射系数。

如果被测线路阻抗等于测试系统阻抗，ρ接近0，反射较小；如果被测线路阻抗高于参考值，曲线向上变化；如果被测线路阻抗低于参考值，曲线向下变化。

五、TDR曲线应该怎么看？

典型TDR曲线通常可以分为以下几个区域：

1. 测试线缆区域

曲线最前端通常对应TDR仪器、测试电缆和连接器。该区域主要用于建立测试基准，不能直接作为PCB阻抗值。

2. 探头与测试条连接区域

探头接触测试条时，会产生一定的阻抗不连续。该位置可能出现短暂向上或向下的波动，主要受到探头、焊盘和连接结构影响。

3. 有效测试区域

当信号进入结构均匀的阻抗测试条后，曲线会进入相对平稳的区间。测试报告通常在这一段选取阻抗值或计算平均阻抗。

4. 测试条末端区域

测试条末端会产生明显反射。如果末端为开路，曲线通常快速向高阻方向上升；如果末端短路，则会快速向低阻方向下降。

判断PCB阻抗是否合格，应主要查看有效测试区间，而不是把起始连接波动和末端反射纳入平均值。

六、TDR曲线向上或向下代表什么？

曲线表现         通常代表的情况

曲线高于目标值     被测阻抗偏高

曲线低于目标值     被测阻抗偏低

局部突然升高      局部容性减弱或感性增强，等效阻抗上升

局部突然降低      局部电容增强，等效阻抗下降

末端快速上升      通常对应开路反射

末端快速下降      通常对应短路反射

有效区间持续波动   线宽、介质厚度、参考平面或测试接触可能不稳定

曲线整体倾斜      可能与线路损耗、频散或截面逐渐变化有关

需要注意，TDR曲线中的波动并不能只凭方向直接判定具体工艺缺陷，还需要结合测试条结构、走线截面和PCB生产数据分析。

七、TDR测试结果中的阻抗值怎么判断？

假设设计要求为50Ω、允许公差为±10%，则合格范围为：

下限＝50×（1－10%）＝45Ω

上限＝50×（1＋10%）＝55Ω

有效区间测试结果在45～55Ω范围内，通常可以判定符合该项阻抗要求。

如果要求为100Ω差分阻抗、公差为±8%，则合格范围为：

下限＝100×（1－8%）＝92Ω

上限＝100×（1＋8%）＝108Ω

是否合格应以客户图纸、工程说明和订单确认的阻抗公差为准，不能默认所有PCB都使用±10%或±8%。

八、TDR报告通常包含哪些内容？

一份相对完整的PCB阻抗测试报告通常包括：

PCB订单号或生产批次；

测试条编号；

对应阻抗层；

单端或差分类型；

目标阻抗；

允许公差；

测试结果；

最大值和最小值；

平均值或代表值；

测试曲线；

测试设备信息；

测试日期；

合格或不合格判定。

部分报告还会列出线宽、线距、介质厚度和阻抗测试条位置。客户核对报告时，应确认测试条编号与叠层、阻抗类型及目标值一一对应。

九、测试报告中的平均值、最大值和最小值怎么看？

平均值

平均值可以反映测试条有效区域的整体阻抗水平。如果平均值偏高，通常说明线路整体阻抗偏高；如果平均值偏低，则说明整体阻抗偏低。

最大值和最小值

最大值和最小值用于观察测试条沿途的阻抗波动。平均值即使合格，如果局部峰值明显超出要求，也需要判断该波动是测试连接造成的，还是有效线路内存在实际异常。

曲线平稳度

曲线平稳度反映测试结构的一致性。均匀传输线的有效区域通常应相对平滑。明显起伏可能与线路宽度变化、参考平面异常、材料不均或探头接触状态有关。

报告判定规则应在下单前明确：是按有效区间平均值判断，还是要求整个规定区间都处于上下限以内。

十、什么是阻抗测试条？

阻抗测试条也称阻抗Coupon，通常设置在PCB生产拼板的工艺边上。测试条采用与板内阻抗线相同或具有代表性的结构，包括：

相同铜层；

相同参考平面；

相同线宽；

相同差分线距；

相同介质厚度；

相同铜厚；

相同阻焊工艺；

相同压合流程。

由于实际功能线路可能连接BGA焊盘、过孔和元器件，难以直接获得足够长且均匀的测试区间，因此PCB工厂通常通过测试条验证该批次的阻抗制造结果。

十一、测试条合格是否代表板内线路一定合格？

测试条合格说明该批次代表性叠层和线路结构达到阻抗要求，但不能绝对证明板内每一条功能线路都不存在局部阻抗变化。

测试条与实际线路之间可能存在以下差异：

实际线路包含过孔；

实际线路经过连接器焊盘；

差分线局部改变间距；

参考平面被分割；

实际线路发生换层；

阻焊覆盖方式不同；

板内局部铜密度与测试条不同；

走线靠近板边或其他铜结构。

因此，测试条主要验证PCB制造过程是否按照目标叠层、线宽和材料实现阻抗。实际高速链路的信号完整性，还需要在设计阶段通过仿真和系统测试确认。

十二、为什么不直接测试PCB板内的高速线路？

在条件允许时，可以测试实际线路，但存在多项限制：

线路两端可能连接芯片或连接器；

测试焊盘不便接触；

过孔和焊盘会产生额外反射；

线路长度不足；

线路不是均匀传输结构；

PCBA装配后器件会影响测试；

探头可能损伤功能焊盘；

无法获得稳定的校准平面。

因此，PCB量产阻抗验收通常以工艺边上的专用测试条为主。特殊项目可以根据客户要求，对板内指定线路增加测试接口或专用测试结构。

十三、单端阻抗和差分阻抗如何测试？

单端阻抗测试

单端TDR使用一根信号探针和对应的参考地连接，测量单根线路相对于参考平面的特性阻抗。常见目标值包括50Ω和75Ω。

测试时需要保证：

信号探针与线路连接稳定；

接地路径足够短；

测试条参考平面连续；

探头和测试焊盘匹配；

有效测试长度足够。

差分阻抗测试

差分阻抗测试需要同时向一对差分线注入幅度相等、极性相反的信号，再测量两条线路的差分响应。

差分阻抗不仅受单根线宽和介质厚度影响，还与两根线之间的间距和耦合程度有关。常见目标包括85Ω、90Ω、100Ω和120Ω。

差分阻抗并不一定等于两倍单端阻抗，因为两根线之间存在电磁耦合。线距越小，耦合通常越强，差分阻抗也会发生变化。

十四、TDR的上升时间为什么重要？

TDR信号的上升时间决定空间分辨率和所包含的频率成分。上升时间越短，越容易识别较小范围内的阻抗变化，但同时对探头、测试焊盘和连接器的要求也更高。

如果上升时间过慢：

小范围阻抗突变可能被平滑；

无法区分距离较近的两个异常点；

测量结果可能偏向较低频率特性。

如果上升时间过快：

探头和焊盘的不连续会更加明显；

高频损耗和材料频散影响增加；

曲线可能出现更多局部波动；

对校准和测试环境更加敏感。

因此，TDR测试需要根据传输线长度、材料、目标应用和适用标准选择测试上升时间，不能认为越快越准确。

十五、TDR测试为什么需要校准？

测试系统中的电缆、连接器、探头和转接板都会产生自身的阻抗变化。如果不进行校准，这些影响可能被误认为PCB阻抗异常。

校准主要用于：

建立准确的时间零点；

确定测试系统参考阻抗；

补偿测试电缆损耗；

减少探头和连接器的影响；

确认开路、短路及负载基准；

提高不同批次测试结果的一致性。

设备更换探头、线缆或测试夹具后，应根据测试规范重新校准。测试过程中还需定期使用标准件检查系统状态。

十六、哪些因素会造成TDR测试误差？

1. 探头接触不稳定

探头压力不足、测试焊盘氧化或表面污染，会使接触阻抗发生变化，导致曲线起始区域异常或测试结果重复性较差。

2. 测试条长度不足

测试条过短时，探头过渡区域和末端反射可能重叠，无法获得足够长的平稳测试区间。

3. 接地路径过长

测试探头的接地连接过长会增加寄生电感，产生明显阻抗波动。高频测试需要尽可能缩短信号和参考地的回流路径。

4. 测试条设计不正确

如果测试条线宽、线距、介质厚度或参考层与板内设计不一致，测得结果不能真实代表产品阻抗。

5. 测试温度变化

材料介电特性和线路电阻会随温度变化。常规生产检测应尽量在稳定环境下进行，高可靠项目还可能需要关注不同温度下的阻抗变化。

6. 仪器参数设置不同

测试上升时间、滤波方式、测试区间和结果计算方法不同，可能导致同一测试条得到不同的显示结果。因此，供应商与客户需要统一测试条件和判定方法。

十七、PCB阻抗偏高通常是什么原因？

在其他条件不变时，以下因素通常会使阻抗升高：

成品线宽变窄；

铜厚变薄；

线路到参考平面的距离增大；

材料实际Dk降低；

差分线间距增大；

阻焊层影响与计算不一致；

蚀刻侧蚀使线路截面减小。

例如，压合后介质层比设计更厚，走线与参考平面之间距离增大，单端和差分阻抗通常会相应升高。

十八、PCB阻抗偏低通常是什么原因？

在其他条件不变时，以下因素通常会使阻抗降低：

成品线宽变宽；

铜厚增加；

线路到参考平面的距离减小；

材料实际Dk升高；

差分线间距减小；

周围铜结构距离过近；

阻焊层带来的电容效应未被正确考虑。

对于差分线，还需要同时分析线宽、线距和参考平面距离。只调整一个参数可能会影响布线密度、串扰和PCB制造能力。

十九、阻抗不合格应该如何分析？

发现TDR结果超出要求后，可以按照以下流程排查：

确认目标阻抗及公差是否填写正确；

核对测试条与PCB叠层是否对应；

检查测试仪器校准和探头状态；

重新测试并确认结果重复性；

核对成品线宽和铜厚；

检查压合后的介质厚度；

核对实际使用板材及Dk参数；

检查差分线间距；

分析阻焊层和表面处理影响；

对比阻抗计算与生产补偿参数；

必要时通过切片测量实际线路截面；

判断异常属于测试误差、设计问题还是制造偏差。

如果同一测试条多次测量结果差异较大，应优先检查测试接触和仪器状态；如果整个批次都稳定偏高或偏低，则更可能与线宽、介质厚度或材料参数有关。

二十、如何在PCB设计阶段提高阻抗测试准确性？

1. 提供完整叠层

叠层应明确各层铜厚、芯板和半固化片、目标压合厚度、材料型号及阻抗参考层。

2. 明确每组阻抗要求

阻抗表中应注明：

信号层；

参考层；

单端或差分；

目标阻抗；

设计线宽；

差分线距；

是否覆盖阻焊；

允许公差。

3. 保证参考平面连续

受控阻抗线下方或相邻的参考平面应保持连续，避免跨越电源或地平面分割。

4. 预留阻抗测试条

拼板工艺边应留出足够空间放置阻抗Coupon。多种阻抗结构应分别设置对应测试条。

5. 提前与PCB厂家确认参数

PCB设计软件中的理论线宽不一定等于板厂建议的生产线宽。板厂会根据实际材料、铜厚和蚀刻补偿进行阻抗计算，应在投产前完成确认。

二十一、TDR测试和网络分析仪测试有什么区别？

TDR主要在时域中观察阻抗随时间或距离的变化，适合PCB生产阻抗检测和不连续位置定位。

矢量网络分析仪VNA主要在频域中测量S参数，可以分析插入损耗、回波损耗、串扰和相位等高速传输性能。通过数学转换，部分VNA也可以生成时域结果。

对比项目      TDR             VNA

主要显示方式   时间或距离域       频率域

主要关注内容   阻抗及不连续位置    S参数、损耗、相位和带宽

PCB生产应用    阻抗测试较常见     高频高速性能分析

结果直观性    容易定位阻抗变化位置  便于分析不同频率下的性能

测试复杂度   相对适合生产检验     校准和夹具要求通常更高

TDR适合回答“哪一段阻抗不对”，VNA更适合分析“在不同频率下信号传输得怎么样”。两者不能简单互相替代。

二十二、聚多邦如何进行PCB阻抗控制与测试？

聚多邦支持单端和差分阻抗控制，可根据客户提供的叠层、目标阻抗、线宽线距和参考层，对阻抗结构进行工程评估，并结合实际板材参数进行阻抗计算与生产补偿。

生产过程中通过板材管理、压合厚度控制、线路蚀刻和成品线宽检查控制影响阻抗的关键参数，并使用TDR对阻抗测试条进行检测。聚多邦阻抗控制能力可达±8%，具体要求需根据板材、层数、铜厚、线宽线距和阻抗结构进行评估确认。

对于高多层、HDI、高频高速和混压PCB，建议客户在设计阶段提供完整叠层与阻抗表，由工程人员在投产前确认测试条、生产线宽和目标公差，降低成品阻抗偏差风险。

需要注意的是，TDR阻抗测试主要验证PCB传输线结构和制造结果，不能代替完整的信号完整性仿真、眼图测试、误码率测试和整机高速性能验证。

常见问题

1. PCB阻抗测试必须使用TDR吗？

TDR是PCB生产中常用的阻抗测试方法，能够同时获得阻抗数值和沿线路的位置变化。特殊高频应用还可能使用VNA及其他测试方法。

2. 50Ω线路使用万用表为什么测不到50Ω？

因为万用表测量的是直流电阻，而50Ω指高速信号传播时的特性阻抗。两者是不同的电气参数。

3. TDR曲线为什么前后都有明显波动？

前端波动通常来自电缆、探头和测试焊盘的连接过渡，后端波动通常来自测试条末端反射。判断阻抗时应选择中间相对稳定的有效区间。

4. 阻抗报告只看平均值可以吗？

不建议。还应检查最大值、最小值、有效区间和曲线平稳度，并确认测试条与目标叠层对应。

5. 测试条合格，实际高速信号就一定没有问题吗？

不一定。测试条主要验证代表性阻抗结构的制造结果，实际线路还可能受到过孔、连接器、参考平面分割和走线拓扑影响。

6. 差分阻抗是否等于两倍单端阻抗？

不一定。差分线之间存在电磁耦合，差分阻抗还受到线间距影响，因此不能简单用单端阻抗乘以2计算。

7. PCB阻抗偏差能在生产后修复吗？

大多数情况下很难直接修复。阻抗与线宽、介质厚度、铜厚和材料有关，成品不合格时通常需要重新评估并生产。因此，投产前的叠层和阻抗工程确认非常重要。

结语

PCB阻抗测试使用TDR，是因为特性阻抗属于高速传输线参数，普通直流电阻测量无法反映信号传播和反射情况。TDR通过快速阶跃信号获取沿线路的阻抗变化，既可以测量阻抗值，也可以辅助定位阻抗不连续位置。

查看TDR报告时，应重点核对目标值、公差、有效测试区间、平均值、最大值、最小值和曲线稳定性，同时确认阻抗测试条与实际叠层结构一致。TDR合格代表PCB制造阻抗达到规定要求，但完整的高速系统性能仍需要结合信号完整性设计和整机测试验证。