PCB信号反射是怎么产生的？如何降低反射？

PCB信号反射的根本原因，是高速信号在传输过程中遇到阻抗不连续。当走线阻抗与芯片输出阻抗、负载阻抗、过孔或连接器阻抗不匹配时，部分信号能量会继续向前传播，另一部分则返回信号源。反射可能引起过冲、下冲、振铃和多次阈值穿越，可通过阻抗控制、合理端接、缩短支线及优化过孔结构降低。

一、什么是PCB信号反射？

高速信号在PCB走线上传播时，走线不再只是普通导线，而是一条具有特性阻抗的传输线。常见特性阻抗包括50Ω单端阻抗、85Ω、90Ω和100Ω差分阻抗。

当信号沿阻抗均匀的传输线传播时，能量可以相对稳定地向前传递。如果信号遇到阻抗发生变化的位置，部分能量无法被负载完全吸收，就会沿原来的线路反向传播，这就是信号反射。

反射回来的波形会与后续信号叠加，使接收端实际看到的电压不同于发送端输出的理想波形。

二、信号为什么会发生反射？

信号反射可以用反射系数进行理解：

反射系数＝（负载阻抗－线路阻抗）÷（负载阻抗＋线路阻抗）

当负载阻抗与线路阻抗完全一致时，反射系数接近零，信号能量可以被负载充分吸收。当负载阻抗明显高于或低于线路阻抗时，反射就会增大。

如果线路末端接近开路，信号会产生同极性反射，接收端电压可能升高；如果线路末端接近短路，则会产生反极性反射，接收端电压可能降低。

实际PCB中的芯片输入并不是理想开路，芯片输出也不是理想电压源，因此需要结合驱动阻抗、终端阻抗和走线阻抗分析完整传输通道。

三、哪些PCB结构容易产生信号反射？

1. 线宽或线距突然变化

高速线路的特性阻抗与线宽、铜厚、介质厚度和参考平面有关。走线突然变宽、变窄，或者差分线间距突然改变，都会造成局部阻抗变化。

BGA扇出、器件焊盘、连接器和蛇形线区域，是线宽与间距变化较常见的位置。

2. 过孔和换层结构

信号通过过孔换层时，传输结构从水平线路变为垂直孔壁。过孔焊盘、反焊盘和孔壁会引入寄生电感与寄生电容，形成阻抗不连续。

通孔中未参与传输的孔段还可能形成过孔残桩。高速信号进入残桩后，在末端反射回来，特定频率下可能产生明显谐振和损耗。

3. 连接器和器件封装

高速通道通常会经过芯片封装、连接器、线缆、交流耦合电容、ESD器件和共模电感。这些结构的阻抗如果与PCB走线差异较大，就会产生反射。

器件选型正确并不代表焊盘设计一定合理。过大的焊盘、过宽的连接铜皮和不对称过渡，也可能造成局部低阻抗。

4. 支线和测试点

从高速主干线路引出一段支线连接测试点或其他负载，会形成Stub。信号进入支线后在末端反射，再返回主线路，与原信号发生叠加。

支线越长、信号边沿越快，影响通常越明显。高速信号测试点应尽量位于主路径上，避免通过长支线连接。

5. 多负载拓扑不合理

一条信号同时连接多个器件时，如果采用较长的星形分支，每个分支都可能成为反射点。DDR、时钟和多节点控制总线尤其需要按照规定拓扑布线。

不同接口可能适合点对点、菊花链、Fly-by或其他拓扑，不能为了布线方便随意分支。

6. 参考平面不连续

高速信号跨越地平面开槽、电源平面分割或无铜区域时，走线与参考平面之间的耦合关系会发生变化，导致特性阻抗突变。

参考平面中断还会迫使回流电流绕行，进一步增加信号反射和电磁辐射。

四、信号反射会造成哪些问题？

1. 过冲和下冲

反射波与原信号同向叠加时，可能形成过冲，使电压超过正常高电平；反向叠加则可能形成下冲，使电压低于正常低电平。

过大的过冲和下冲可能触发芯片输入保护结构，增加器件应力和功耗，严重时还可能影响长期可靠性。

2. 振铃

信号在源端和负载端之间多次反射，会在边沿附近形成周期性波动，也就是振铃。振铃持续时间过长，会缩短信号稳定时间。

3. 多次阈值穿越

如果振铃波形多次跨越芯片输入门限，接收端可能将一次跳变误判为多次跳变。时钟、复位和中断等边沿敏感信号对此尤其敏感。

4. 眼图收缩和误码

高速串行链路中的反射会增加确定性抖动，使眼图高度和宽度减小。当采样裕量不足时，可能出现丢包、链路降速、通信中断和误码率上升。

5. 增加EMI

反射会使线路上出现额外的电流与电压波动，也可能增加共模能量。如果回流路径不完整，反射和辐射问题可能同时出现。

五、什么情况下需要重点考虑反射？

并不是所有PCB线路都需要进行复杂的反射分析。是否需要按照传输线处理，主要取决于信号上升时间和走线传播延迟。

当线路单程传播延迟达到信号上升时间的一定比例时，反射可能在信号边沿稳定前返回接收端，此时就需要考虑传输线效应。

因此，即使时钟频率不高，只要芯片输出边沿很快、走线较长，也可能出现明显反射。判断高速信号不能只看工作频率，还要查看上升时间、线路长度和拓扑。

六、如何通过阻抗控制降低反射？

降低反射的第一步，是让传输通道的阻抗尽量连续。高速PCB应先确定板材和叠层，再根据目标阻抗计算线宽、差分间距和参考平面。

设计时应注意：

线宽和差分间距保持稳定；

高速信号层靠近完整参考平面；

避免跨越地缝和电源分割；

减少不必要的换层；

控制器件焊盘与连接器过渡；

差分过孔保持结构对称；

避免线路突然变宽或变窄。

阻抗控制并不是只控制PCB直线段，还要检查芯片封装、过孔、器件焊盘和连接器构成的完整通道。

七、端接电阻如何降低反射？

端接的作用是让信号源、传输线和负载之间获得更合理的阻抗匹配，使反射能量被吸收或减弱。常见端接方式主要包括以下几种。

1. 串联端接

串联端接是在驱动端附近加入一个电阻，使芯片输出阻抗与串联电阻之和接近传输线阻抗。

这种方式功耗较低，适合点对点、单向传输的数字信号。电阻应靠近驱动端放置，避免驱动引脚到电阻之间形成较长未端接支线。

串联电阻阻值不能简单固定为33Ω或22Ω，而应根据芯片输出阻抗、线路阻抗和波形测试确定。

2. 并联端接

并联端接是在接收端使用与线路阻抗接近的电阻连接到地或参考电压，使到达负载的信号能量被吸收。

这种方式匹配效果直接，但会产生较大的直流功耗，通常用于对波形质量要求较高且功耗可以接受的场景。

3.戴维南端接

戴维南端接使用两个电阻分别连接到电源和地，使等效阻抗与线路匹配，同时提供合适的直流偏置。

这种方式常用于特定并行总线和逻辑电平系统，但器件数量和功耗相对较高。

4. 交流端接

交流端接通常由串联的电阻和电容连接到地，只对高频变化部分提供终端匹配，能够降低直流功耗。

但其效果与数据模式和时间常数有关，并不适用于所有接口，应根据系统仿真确定参数。

八、如何减少Stub和分支反射？

高速信号应尽量采用点对点连接，减少不必要的分支。确实需要连接多个负载时，应按照接口规定选择菊花链、Fly-by或其他拓扑。

测试点应尽量直接设置在主线路上，避免通过长支线引出。器件未使用的分支、连接器备用引脚和过长焊盘引线也应尽量缩短。

对于通孔残桩，可以根据速率和损耗预算采用背钻去除多余孔段，或使用盲孔、埋孔和HDI激光微孔减少Stub长度。

九、PCB布局如何帮助降低反射？

合理布局可以从源头减少长走线、分支和过孔。高速接口芯片应靠近连接器或对应处理器，端接电阻和交流耦合电容则应按照接口要求靠近发送端或接收端布置。

如果器件位置不合理，后续即使严格控制线宽，也可能因为长距离绕线、频繁换层和复杂分支出现反射。因此，高速PCB应在布局阶段就规划关键信号通道。

十、如何检测PCB信号反射？

1. 示波器测试

使用足够带宽的示波器和合适探头，可以观察过冲、下冲、振铃和边沿变化。探头接地线过长也会引入额外振铃，因此测量结构必须合理。

2. TDR测试

TDR时域反射仪可以向线路注入快速边沿，通过反射波形观察通道阻抗随位置的变化。过孔、连接器、焊盘和线宽变化都可能在TDR曲线上表现出来。

3. 眼图和误码测试

高速串行接口可以通过眼图判断反射、损耗和抖动对信号质量的综合影响，并通过误码率测试验证链路稳定性。

4. 信号完整性仿真

布线前可以利用IBIS模型、S参数和三维电磁模型，对驱动、走线、过孔、连接器和负载进行仿真，提前优化端接及结构参数。

十一、信号反射设计的常见误区

第一个误区是线路越短就完全没有反射。短线路确实可以降低反射影响，但只要存在阻抗突变，物理上仍会产生反射，只是反射可能在边沿稳定前被系统吸收。

第二个误区是所有高速信号都增加串联电阻。端接方式和阻值应根据驱动阻抗、拓扑和接口规范确定，盲目加电阻可能导致边沿过慢或幅度不足。

第三个误区是只控制PCB阻抗，不检查连接器和过孔。完整高速通道中的任何不连续结构都可能产生反射。

第四个误区是反射只影响高速数据线。快速时钟、复位、中断和片选信号同样可能因反射造成多次阈值穿越。

十二、聚多邦高速PCB阻抗支持

聚多邦支持1～40层高多层PCB、高频高速板、1～5阶HDI及混压结构制造，可提供FR-4、高Tg、Rogers、M6/M7和PTFE等材料，并支持背钻、盲埋孔、盘中孔和阻抗测试等工艺。

聚多邦常规阻抗控制精度可达±8%，部分高速差分项目可按±5%能力进行专项评估。生产前建议提供目标阻抗、线路层、参考平面、线宽线距、铜厚和材料要求，由工程人员结合实际叠层核对制造参数。

需要注意的是，PCB阻抗控制可以降低由制造偏差造成的反射，但端接、拓扑、器件封装和系统时序仍需要设计方结合芯片资料及仿真进行确认。

常见问题

1.低速PCB会出现信号反射吗？

物理上仍可能存在，但如果线路传播延迟远小于信号上升时间，反射通常不会对逻辑功能造成明显影响。

2.串联端接电阻通常选多大？

没有统一阻值。需要使芯片输出阻抗与串联电阻之和接近线路阻抗，并结合仿真或实测波形调整。

3.差分信号也会发生反射吗？

会。差分线间距、过孔、连接器和参考平面变化都会造成差分阻抗不连续，引起反射和共模转换。

4.阻抗控制合格就不会有反射吗？

不能完全避免。阻抗控制主要保证PCB线路符合目标值，通道中的封装、过孔、连接器和负载仍可能产生阻抗不连续。

结语

PCB信号反射来源于传输通道中的阻抗不匹配。降低反射不能只依赖某一种端接电阻，而应从叠层、阻抗、布局、拓扑、过孔、连接器和回流路径整体优化。让信号源、PCB通道和负载之间保持尽可能连续的阻抗，是改善高速信号质量的关键。