差分信号为什么要保持等长、等距和对称？

差分信号保持等长、等距和对称，是为了让两条线路具有接近的传播延迟、差分阻抗和电磁环境。若两条线长度不同、间距突变或过孔结构不对称，信号可能出现时序偏斜、阻抗不连续及差模转共模，进而导致反射、辐射增加、眼图收缩和误码。具体匹配精度应根据接口速率、上升时间和芯片规范确定。

一、什么是差分信号？

差分信号由两条极性相反、幅度接近的线路共同传输。通常一条线路电压升高时，另一条线路同步降低，接收端通过比较两条线之间的电压差判断逻辑状态。

例如，差分对中的正端记为P或“+”，负端记为N或“−”。理想情况下，两条线路携带大小相等、方向相反的电流，接收端主要关注两者之间的差值，而不是单条线相对于地的电压。

USB、PCIe、HDMI、以太网、MIPI、LVDS和高速SerDes等接口，都会使用差分信号传输数据。差分方式具有以下优势：

抗共模干扰能力较强；

对地噪声不那么敏感；

电磁辐射相对较低；

适合高速、低摆幅传输；

有利于提高长距离传输稳定性。

这些优势的前提，是差分对中的两条线路尽量保持一致。如果结构失衡，差分传输的抑噪和低辐射能力就会下降。

二、为什么差分线需要等长？

1. 减少两条线路的到达时间差

信号在PCB中的传播速度有限。差分对中一条线比另一条线长时，两路信号到达接收端的时间就会不同，这种差异称为差分偏斜或Skew。

理想差分信号应同时反向变化。如果两条线不能同步到达，在短暂时间内，两路信号就不再具有完全相反的关系，接收端看到的有效差分电压可能减小。

速率越高、边沿越快，系统留给偏斜的时间裕量通常越小。因此，PCIe、USB、HDMI和高速SerDes等信号需要控制差分对内长度差。

2. 减少差模向共模转换

当两条线路传播延迟不同，原本平衡的差分信号会出现不对称，部分差分能量可能转化为共模能量。这种现象称为差模转共模。

共模信号更容易通过线缆、连接器和PCB结构向外辐射，也可能增加EMI测试不通过的风险。差分对内等长不仅关系到时序，也影响系统的电磁兼容性能。

3. 保持眼图和接收裕量

差分偏斜会使接收端的差分波形变形，降低眼图高度和宽度。偏斜达到一定程度后，可能造成抖动增加、采样窗口缩小和误码率上升。

需要注意的是，“等长”不是要求软件中显示的长度绝对相同。制造误差、封装内部走线、连接器和线缆都会产生延迟差异，PCB只需要按照接口规范把对内偏斜控制在允许范围内。

三、为什么差分线需要等距？

1. 稳定差分阻抗

差分阻抗由单条线与参考平面的关系，以及两条线之间的耦合共同决定。差分间距突然变大或变小，会改变线间耦合强度，导致局部差分阻抗发生变化。

阻抗不连续会产生信号反射，引起过冲、下冲和振铃。对于高速链路，多个间距变化区域还可能增加回波损耗，使通道性能下降。

因此，差分线从芯片到连接器的主要传输区域，应尽量保持线宽和间距稳定。

2. 保持两条线路的耦合关系

差分对两条线路距离稳定时，它们受到的外部干扰环境更接近，并且能够维持较稳定的差分耦合。如果间距突然拉开，其中一条线路可能更靠近其他信号或铜皮，造成两条线的寄生参数不同。

不过，差分线并不是任何位置都必须紧贴。具体间距应根据阻抗计算确定，间距过小会增加制造难度，也可能使线宽和间距误差对阻抗产生更明显影响。

3. 降低串扰风险

差分对在布线过程中如果频繁分开，其他高速线路可能从两线之间穿过，或者其中一条线更靠近噪声源，导致不对称串扰。

设计时应将差分对视为一个整体，为其预留连续布线通道，不要在两条线之间插入过孔、焊盘或其他信号。

四、为什么差分线需要保持对称？

差分线的对称性不只体现在长度和间距，还包括线宽、转角、过孔、焊盘、参考平面和周围铜环境。

1. 转角结构对称

差分对转弯时，两条线路应尽量同步转向。若内侧线路采用急转弯，外侧线路使用较大圆弧，两者长度、寄生电容和阻抗环境就会不同。

可以采用45°转角、圆弧或经过计算的差分弯曲结构，避免其中一条线路在转角处突然变宽或间距突变。

2. 过孔数量和结构对称

差分对换层时，两条线路应尽量使用相同孔径、焊盘、反焊盘和过孔长度。不能一条线换层，另一条线继续在原层长距离布线，也不宜让两条线使用明显不同的过孔结构。

高速差分过孔附近还应设置合理的接地过孔，为回流电流提供参考转换路径。速率较高或板厚较大时，还要评估过孔残桩，必要时采用背钻。

3. 器件焊盘和连接器结构对称

芯片焊盘、交流耦合电容、ESD器件、共模电感和连接器都会影响差分阻抗。两条线路通过这些器件时，应保持焊盘尺寸、走线路径和过孔位置尽量一致。

如果一条线绕过焊盘，另一条线直接连接，可能形成明显的差分偏斜和阻抗不平衡。

4. 参考平面和周围铜环境对称

差分对下方应保持连续参考平面，不能让一条线位于完整地平面上方，另一条线却经过开槽、挖空或电源分割区域。

同层地铜、屏蔽过孔和其他高速信号与差分对之间的距离，也应尽量保持对称。环境不对称可能引起单端阻抗差异，增加共模转换。

五、哪些差分信号对等长要求更高？

不同接口的速率、编码方式和接收能力不同，差分对内允许偏斜不能使用统一数值。

差分接口         主要控制内容

USB            对内长度匹配、90Ω差分阻抗

PCIe           85Ω差分阻抗、过孔及通道损耗

HDMI           100Ω差分阻抗、对内偏斜和通道匹配

以太网          100Ω差分阻抗、磁性器件与连接器布局

LVDS           对内等长、阻抗和端接

MIPI           对内偏斜、数据与时钟关系

DDR差分时钟/DQS    对内匹配及组间时序

高速SerDes       通道损耗、阻抗、过孔和连接器一致性

高速设计应以接口标准、芯片手册和参考设计中的偏斜要求为准，不宜直接套用“误差必须小于5mil”或“必须完全等长”等固定规则。

六、差分线如何进行长度补偿？

如果差分对因BGA扇出、连接器或转弯出现长度差，可以在距离失配位置较近的区域进行补偿。越早纠正偏斜，两条线保持失步的传播距离越短。

补偿时可以采用小幅度、平缓的蛇形走线，但不宜将其中一条线做成密集、长距离蛇形。蛇形线相邻线段距离过近，会产生自耦合，使物理增加的长度不能完全转化为预期延迟，还可能增加串扰和阻抗变化。

更合理的方法是优先通过调整器件位置、转弯半径和整体路径获得自然等长，仅在必要时使用少量蛇形补偿。

七、差分线等距是否优先于等长？

等长、等距和对称并不是互相独立的三个目标，而是共同服务于传播延迟和阻抗连续性。

如果为了追求绝对等长而让差分线频繁分开、绕行或产生密集蛇形，反而可能破坏阻抗和耦合关系。设计时通常应先保证参考平面连续、阻抗结构稳定和路径平顺，再把长度偏差控制在接口允许范围内。

也就是说，合理的“足够等长”通常比牺牲阻抗连续性换来的“绝对等长”更可靠。

八、差分信号能否短距离分开？

在芯片BGA扇出、器件焊盘、连接器和过孔区域，差分线有时无法始终保持固定间距，可以在短距离内适当分开。

设计重点是缩短分开区域，保持两条线结构对称，并避免产生明显的长度差和阻抗突变。对于速率较高的通道，可以通过三维电磁仿真优化焊盘、过孔和连接器过渡结构。

不能为了保持固定间距，而采用过细线宽、过小间距或违反制造要求的布线方式。

九、差分线设计的常见误区

第一个误区是差分线必须绝对等长。工程上需要控制的是传播偏斜，具体容差应由接口规范决定。

第二个误区是两条差分线越近越好。间距需要根据叠层和目标阻抗计算，过小会增加加工难度，也可能使阻抗对制造误差更敏感。

第三个误区是差分信号不需要参考地。差分对虽然主要依靠两条线路传输，但仍会与参考平面发生耦合，参考平面不连续会影响阻抗和回流路径。

第四个误区是只检查PCB软件中的走线长度。芯片封装、过孔、连接器和器件焊盘同样会带来延迟与阻抗变化。

十、聚多邦差分阻抗制造支持

聚多邦支持1～40层高多层PCB、高频高速板、1～5阶HDI及高速混压结构，可提供FR-4、高Tg、Rogers、M6/M7和PTFE等材料，并支持背钻、盲埋孔、盘中孔等工艺。

聚多邦常规阻抗控制精度可达±8%，部分高速差分项目可按±5%能力进行专项评估。生产前建议在资料中标注差分网络、目标阻抗、所在层、线宽、间距、参考平面和允许偏斜，由工程人员结合实际材料及叠层进行阻抗核对。

常见问题

1.差分线长度误差可以控制在多少？

没有适用于所有接口的统一数值，应根据数据速率、上升时间、走线长度和芯片规范确定。

2.差分线可以换层吗？

可以，但两条线应同步换层，并保持过孔结构对称，同时为参考平面转换提供合理的回流路径。

3.差分线中间可以放接地过孔吗？

通常不建议在两条线之间随意放置接地过孔，因为会改变线间耦合和阻抗。接地过孔应根据仿真或工艺规则布置在差分对外侧。

4.差分线可以使用蛇形线补偿吗？

可以，但应控制蛇形幅度、间距和数量，避免密集蛇形产生明显自耦合。

结语

差分线保持等长，是为了控制两路信号的传播偏斜；保持等距，是为了稳定差分耦合和阻抗；保持对称，则是为了减少差模转共模及环境不平衡。实际设计中，应优先保证参考平面和阻抗连续，再按照接口规范控制长度差，而不是盲目追求几何上的绝对一致。