如何减少高速 PCB 串扰影响

2017
12/25
本篇文章来自
捷多邦

串扰在高速高密度的PCB设计中普遍存在,串扰对系统的影响一般都是负面的。为减少串扰,最基本的就是让干扰源网络与被干扰网络之间的耦合越小越好。在高密度复杂PCB设计中完全避免串扰是不可能的,但在系统设计中设计者应该在考虑不影响系统其它性能的情况下,选择适当的方法来力求串扰的最小化。结合上面的分析,解决串扰问题主要从以下几个方面考虑:

1)在布线条件允许的条件下,尽可能拉大传输线间的距离;或者尽可能地减少相邻传输线间的平行长度(累积平行长度),最好是在不同层间走线。

2)相邻两层的信号层(无平面层隔离)走线方向因该垂直,尽量避免平行走线以减少层间的串扰。

3)在确保信号时序的情况下,尽可能选择转换速度低的器件,使电场与磁场的变化速率变慢,从而降低串扰。

4)在设计层叠时,在满足特征阻抗的条件下,应使布线层与参考平面(电源或地平面)间的介质层尽可能薄,因而加大了传输线与参考平面间的耦合度,减少相邻传输线的耦合。

5)由于表层只有一个参考平面,表层布线的电场耦合比中间层的要强,因而对串扰较敏感的信号线尽量布在内层。

6)通过端接,使传输线的远端和近端终端阻抗与传输线匹配,可大大减小串扰的幅度。

关于: 捷多邦是一家信誉良好的PCB线路板厂,为央视CCTV老故事《匠心》栏目所报道。捷多邦提供专业的线路板打样、PCB打样、单双面板12小时加急、SMT贴片、PCB layout 设计等服务。捷多邦专注PCBA一站式服务,单双面板50元,24小时加急100元,新用户注册送220元。捷多邦致力于成为全球PCB线路板快捷打样领导者!

the end